Электронная модель удара

Оп 4380

Со. оз Соватсиин

Социал исти-инских

Республик

ИЗОБРЕТЕНЙЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 13.10.71 (21) 1705195/18-24 с присоединением заявки ¹ (32) Приоритет

Опубликовано 30.07.74. Бюллетень ¹ 28

Дата опубликования описания 2.01.75 (51) М. Кл. G 06g 7/48

Государственный намнтет

Сааата Мнннстраа СССР па делам нзааретеннй и аткрытнй (53) УДК 681.33.157.001 (088.8) (72) Авторы изобретения

С. А. Басов и Т. С. Шикунова

Институт автоматики АН Киргизской ССР (71) Заявитель (54 ) ЭЛ ЕКТ Р ОН НАЯ МОД ЕЛ Ь УДАРА

Изобретение относится к области вычислительной техники и может быть применено для исследования виброударных систем.

Известна электронная модель удара, содержащая управляемый следящий операционный усилитель, инвертор, делитель напряжения, интегратор, блок сравнения и управляемый интегрирующий операционный усилитель.

В момент удара управляемый интегрирующий операционный усилитель, вычисляющий скорость движения тела, и управляемый следящий операционный усилитель, хранящий информацию о предударной скорости, обмениваются своими функциями, т. е. происходит периодическое чередование режимов работы решающих элементов.

Целью изобретения является повышение точности моделирования.

С этой целью в устройстве к выходу блока сравнения подключен блок задержки процесса решения, первый выход которого соединен с первыми управляющими входами управляемого следящего операционного усилителя и управляемого интегрирующего операционного усилителя, их вторые управляющие входы соединены со вторым выходом блока задержки процесса решения, третий выход которого соединен с третьим управляющим входом управляемого интегрирующего операционного усилителя.

Это позволяет улучшить качество процесса перезарядки емкостей в обратной связи управляемых операционных усилителей и тем самым ликвидировать ошибку слежения, т. е. по5 высить точность моделирования процесса.

Устройство изображено на чертеже.

Модель состоит из управляемого интегрирующего операционного усилителя 1, интегратора 2, управляемого следящего операционно1О го усилителя 3, делителя напряжения 4, инвертора 5, блока сравнения 6 типа «Sign Y» и блока задержки процесса решения 7.

Модель работает следующим образом.

Под действием возмущающей функции 1(1), 15 поданной на основной вход управляемого интегрирующего операционного усилителя 1, работающего в режиме «Решения», на его выходе формируется напряжение, соответствующее скорости У, а на выходе интегратора 2 — напряжение, соответствующее перемещению Y.

Одновременно управляемый следящий операционный усилитель 3 отслеживает изменение инвертированного напряжения на выходе управляемого интегрирующего операционного

25 усилителя 1 пропорционально коэффициенту восстановления скорости а. В момент удара срабатывает блок сравнения и формирует на выходах блока задержки процесса решения сигналы U, К, U. Сигналом U останавливаетЗО ся процесс решения, управляемый следящий

438024

Предмет изобретения

Составитель В. Озеров

Техред Г. Васильева

Редактор В. Левятов

Корректор Л. Царькова

Заказ 3520/11 Изд. № 1847 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская паб., д, 4/5

Типография, пр. Сапунова, 2

3 операционный усилитель 3 переводится в режим «Хранение», а управляемый интегрирующий операционный усилитель 1 — в режим

«Слежение». Емкость в обратной связи усилителя 1 перезаряжается до значения напряжения, равного напряжению на усилителе 3, соответствующего величине послеударной скорости, С выдержкой времени, достаточной для окончания процесса перезарядки емкости, сигналом R усилитель 3 возвращается в режим

«Слежение», а с некоторым интервалом сигналом U осуществляется «Пуск» модели.

Электронная модель удара с упругим или полуупругим ограничителем, содержащая управляемый следящий операционный усилитель с одним основным и двумя управляющими входами, инвертор, делитель напряжения, интегратор, выход которого соединен со входом блока сравнения, управляемый интегрирующий операционный усилитель с двумя основными и тремя управляющими входами, выход которого соединен со входом интегратора и «ерез последовательно включенные делитель на5 пряжения и инвертор с основным входом управляемого следящего операционного усилителя, выход которого соединен с одним из основных входов управляемого интегрирующего операционного усилителя, второй основной

10 вход которого соединен с входной клеммой устройства, отличающаяся тем, что, с целью повышения точности моделирования, оно содержит подключенный к выходу блока сравнения блок задержки процесса решения, 15 первый выход которого соединен с первыми управляющими входами управляемого следящего операционного усилителя и управляемого интегрирующего операционного усилителя, их вторые управляющие входы соединены со вто20 рым выходом блока задержки процесса решения, третий выход которого соединен с третьим управляющим входом управляемого интегрирующего операционного усилителя.