Устройство для определения закона распределения ошибок преобразователейугол-код

1н1 419938

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 23,06.72 (21) 1799754/18-24 с присоединением заявки (32) Приоритет

Опубликовано 15.03.74. Бюллетень № 10

Дата опубликования описания 02.09.74 (51) М. Кл. G 08с 9/00

Государственный комитет.

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.325(088.8) (72) Автор изобретения

В. Г. Домрачев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАКОНА

РАСПРЕДЕЛЕНИЯ ОШИБОК ПРЕОБРАЗОВАТЕЛЕЙ

УГОЛ-КОД

Предложенное устройство относится к области автоматики и вычислительной техники и предназначено для определения закона распределения ошибок преобразователей уголкод.

Известно устройство, позволяющее автоматически определить распределение ошибок преобразователей угла в код. Его недостаток весьма сложная функциональная схема, содержащая кроме узлов, применяемых при автоматическом определении ошибок преобразователей, сумматор, несколько двоичных счетчиков, регистр и т. д.

Целью изобретения является повышение надежности работы устройства.

Предложенное устройство отличается от известного существенно более простой логической схемой, а, следовательно, более надежно.

На чертеже при ведена функциональная схема предложенного устройства.

Она содержит испытуемый преобразователь

1 угол-код, привод 2 равномерной скорости, блок 3 реальных сигналов, блок 4 эталонных сигналов, схемы «НЕТ» 5 и 6, схемы «ИЛИ»

7 — 9, схемы «И» 10 — 12, интервальные схемы

«И» 13 — 18, счетный триггер 19, триггеры 20 и 21, стабилизированный генератор импульсов

22, делитель частоты 23, счетчик 24, интервальные счетчики 25 — 30, дешифратор 31, дифференцирующие блоки 32 и 33 и блоки задержкики 34 — 36.

Испытуемый преобразователь 1 жестко связан с приводом 2 равномерной скорости. С выходами преобразователя 1 соединен блок 3 реальных сигналов, назначение которого вырабатывать импульс в момент смены кода в преобразователе 1. Задачи блока 4 эталонных сигналов — формировать импульсы в расчет10 ные моменты смены кода преобразователя.

Выходы блоков 3 и 4 через схемы «НЕТ» 5 и

6 подключены ко входам схемы «ИЛИ» 7, выход которой соединен со счетным входом триггера 19. Первьш выход триггера 19 подклю15 чен ко входам схем «И» 10 и 11, вторые входы которых соединены через блоки задержки 35 и 36 с выходами схем «НЕТ» 5 и 6, соответственно. Выходы схем «И» 10 и 11 соединены с первыми входами триггеров 20 и 21, вторые

20 входы которых подключены ко второму выходу триггера 19.

Первые выходы триггеров 20 и 21 соединены со входà lIH схемы «ИЛИ» 8, выход которой подключен ко входу схемы «И» 12, со25 единенной вторым входом со стабилизированным генератором импульсов 22, а выходы— через делитель частоты 23 со счетным входом счетчика 24. Выходы разрядов счетчика 24 соединены со входами дешифратора 31, выходы

30 которого пропорционально весу числа соеди419938

65 пены с псргымп входами интервальных схем

«И» 13 — 15 16 — !8, соогветственно. Вторые входы cxe..i «И» 13 — 15 по: ключены через дифферепцирующий блок 32 ко второму выходу триггера 20. Лналогично вторые входы схем

«И» 16 — 18 через дифференцирующий блок

33 соединены со вторым выходом триггера 21.

Выходы схем «И» 13 — 18 подключены каждый к соответствучощему интервальному счетчик 25 — 30, а также все вместе — ко входам схемы «ИЛИ> 9, выход которой через блок задержки 34 подкi!o«e!I ко входам установки делителя частоты 23 и счетчика 24.

Устройс, во pÿáoòàåò следующим образом.

Испытуемый преобразователь 1 приводится с помощью привода 2 в равномерное вращение. При этом !IB выходе блока 3 реальных сьгна IOB формируются сигналы в моменты . х..:ны кода испытуемого преобразователя. ьлок 4 эталонных сигналов, синхронизированный с блоком 3, формирует им пульсы в расчетные моменты смены кода преобразователя. Разница во времени между импульсами с выходов блоков 3 и 4 характеризует величину и знак ошиоки воспроизведения каждого кванта.

Временные интервà lы, соответствующие ошибка л разного знака, фиксируются с помощью триггеров 20 и 21. Формирование этих интервалов осуществлястся с помощью счетного триггера 19, восприни, шощего сигналы с выхода схемы «ИЛИ» 7, на входы которой через схемы «НЕТ» 5 и 6 подаются импульсы с выходов блоков 3 и 4. Схемы «НЕТ» 5 и 6 служат дл5! тога, тобы при совпадении этих импульсов во времени на выходе схемы

«ИЛИ» 7 не возникало сигнала, так как в противном случае на вход триггера 19 вместо двух поочерсди следующих сигналов будет поступать лишь оди.i, что нарушит правильное функционирование устройства.

Если первым пришел сигнал с блока 4 н триггер 9 изменил свое исходное состояние, то срабатывает схема «И» 10, в результате чего переключается в новое состояние триггер

20. С приходом следующего сигнала с выхода блока 3 триггер 20 возвращается в исходное состояние. Таким образом, схема «И» 12 оказывается открытой на время, равное отрезку времени между импульсами, поступающими с блоков 3 и 4.

Если первым пришел сигнал с блока 3, то аналогично oi!I!caIII!oiiy работает схема «И» 11 и триггер 21, который воздействует на схемы

«ИЛИ» 8 и «И» 12. В предыдущем и в этом случаях время открытого состояния схемы

«И» 12 определяет величину ошибки в каждом кванте без учета ее знака. Блоки задержки

35 и 36 необходимы для того, чтобы григгер

19 успел занять IIOBGe положение, прежде чем сигнал с выхода схемы «НЕТ» 5 или «НЕТ» 6 попадет на вход схемы «И» 10 или «И» 11.

В момент открывания схемы «И» 12 импульсы стабилизированного генератора импульсов

22 через делитель частоты 23 начинают под5

50 считываться в счетчике 24. Время между соседними импульсами на выходе делителя частоты 23 определяет степень квантования ошибки испытуемого преобразователя в каждой границе смены его кода. Зная величину максимальной ошибки преобразователя и соответствующее ей число в счетчике 24, нетрудно определить в момент закрывания схемы

«И» 12 (с точностью до погрешности квантования) измеряемую ошибку в каждом кванте преобразователя.

Распределение измеренных ошибок по образованным, таким образом, интервалам осуществляется с помощью дешифратора 31, выходы которого подключены к двум группам интервальных схем «И» 13 — 15 и «И» 16 — 18.

Каждая группа соответствует определенному знаку измеряемой ошибки, а каждая схема

«И» в группе — определенному временному интервалу, с которых сравнивается временной интервал каждой измеряемой ошиокп.

Так, схема «И» 13 (16) соответствует интервалу, условно равному одной единице, схема

«И» 14 (17)- — двум единицам и т. д. Момент определения величины и знака измеряемой ошибки соответствует возвращению триггеров

20 и 21 в исходное положение, что вызывает появление сигналов на выходе дифференцирующих блоков 32 и 33. В зависимости от воз никшего сочетания срабатывает одна из схе

«И» 13 — 18, что определяет прохождение соответствующий интервальный счетчик 25—

30 сигнала о величине и знаке ошибки воспроизведения данного кванта испытуемого преобразователя.

Таким образом, для каждого кванта преобразователя формируется импульс, подсчитываемый каким-либо из интервальных счетчиков

25 — 30 в зависимости от принадлежности измеряемой ошибки к одному из данных интервалов. Число, записанное в счетчиках, соответствует распределению измеряемой ошибки испытуемого преобразователя.

После окончания измерения ошибки очередного кванта преобразователя сра батывает схема «ИЛИ» 9, в результате чего сбрасываются в нулевое положение делитель частоты

23 и счетчик 24, подготавливая схему к измерению ошибки следующего кванта. Блок задержки 34 необходим для устойчивой работы устройства.

Предмет изобретения

Устройство для определения закона распределения ошибок преобразователей уголкод, содержащее привод равномерной скорости, жестко связанный с валом испытуемого преобразователя, подключенный к преобразователю блок реальных сигналов, выход которого через первую схему «НЕТ» соединен с первым входом первой схемы

«ИЛИ», блок эталонных сигналов, подключенный через вторую схему «НЕТ» ко второму входу первой схемы «ИЛИ», выход которой соединен со входом счетного триггера, 419938

Составитель И. Назаркина

Тсхред T. Курнлко

Редактор Е. Семанова

Корректор О. Тюрина

Заказ 1918, 9 Изд. ¹ 1356 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета й1иннст1н и СССР по делам изобрстснши и открытий

Москва, Ж-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2 интервальные счетчики, подключенные своими входами к выходам интервальных схем «И», стабилизированный генератор импульсов и делитель частоты, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы устройства, в него введены счетчик, дешифратор, триггеры, дифференцирующие блоки, блоки задержки, схемы «И» и «ИЛИ», причем первый выход счетного триггера подключен и первым входам первой и второй схем «И», вторые входы которых соединены через блоки задержки соответственно с выходами первой и второй схем «НЕТ», а выходы — с первыми входами соответственно первого и второго триггеров, вторые входы которых подключены ко второму выходу счетного триггера, первые выходы первого и второго триггеров соединены со входами второй схемы «ИЛИ», подключенной своим выходом ко входу третьей схемы «И», вход которой соединен со стабилизированным генератором импульсов, а выход че5 рез делитель частоты подключен ко входу счетчика, с выходами разрядов которого соединены входы дешифратора, выходы которого,подключены и первым входам первых и вторых интервальных схем «И», вторые вхо10 ды которых соответственно через первый и второй дифференцирующие блоки соединены со вторымп выходами первого и второго триггеров, выходы интервальных схем «И» через последовательно соединенные третью схему

15 «ИЛИ» и третий блок задержки соединены со входами установки делителя частоты и счетчика.