Аналого-цифровой преобразователь

О Il и С„ ММ ф и зо ь ь®й . К АВТОРСКОМУ СВИДИИ)ЬСеВУ

Союз СоветскиМ

Социалистических

Республик (61) Зависимое от авт. свидетельства— (22) Заявлено 08.02.71 (21) 1628749/26-9 с присоединением заявки №вЂ” (32) Приоритет—

Опубликовано 15.02.74. Бюллетень ¹ 6

Дата опубликования описания 21.10.74. (51) М.Кл. H 033k 13/17

Государственный комитет

Совета Министров СССР оо делам изобретений

Н OTKIIblTNN (53) УДК 681.325(088.8) (72) Авторы изобретения И. А. Бабанов, Э. Г. Баранова, С. Я. Куцаков и Л. М. Лукьянов (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Известны аналого-цифровые преобразователи, содержащие сравнивающее устройство, соединенное с выходом цифра-аналогового преобразователя, регистр — реверсивный счетчик со схемами «ИЛИ» на суммирующем и вычитающем входах, одновибратор и блокупра вления, обеспечивающий режим комбинированного преобразования с поразрядным и следящим уравноветпи ванием. Такие преобразователи не обладают свойством помехозащищеоен ости.

В помехозащищенных аналого-цифровых преобразователях используются интегрирован ие входного сигнала, способ синхронного детектирования, способ выделения и суммирования инвертированной помехи. Однако все они требуют специальных прецизионных аналоговых узлов (операционных усилителей, компараторов и т. д.) и узлов, выделения периода помехи, что усложняет их реализацию и снижает скорость работы. Этот недостаток сильнее .всего оказывается B многоканальных преобразователях, предназначенных для работы,в системах, где входные сигналы различных каналов .подвержены помехам, отличающимся по частоте и амплитуде.

Цель изобретения — увеличение помехозащищенности аналого-цифрового преобразователя. Это достигается,введением логической схемы определения изменения знака прираще2 ния уравновешивающего сигнала, дополнительного реверсивного счетчика и схемы разретнения счета, один вход которой соединен с выходом логической схемы определения знака

5 приращения уравновешивакяцего сигнала, а два других — с выхода ми блока управления, с двумя входа,ми логичеокой схемы определения изменения знака приращения уравновешивающего сигнала и с двумя входами схем:

l0 «ИЛИ». Выходы схемы разрешения счета соеди нены с суммирующим и вычитающим входами дополнительного реверсивного счетчика, суммирующий и вычитающий входы второго младшего разряда которого,подключены к

1ь выходам блока управления и к соответствующим вторым входам схем «ИЛИ», а выход старшего разряда соединен с входом блока управления.

На фиг. 1 изображена блок-схема предла2о гаемого преобразователя; на фиг. 2 — аременная диаграмма его работы.

По сигналу начала преобразова|ния, поступающему на вход 1 блока 2 управления, начинается выполнение поразрядного уравновешивания поступающего на вход 3 сравнивающего устройства 4 входного сигнала а (см. фиг. 2) с наложенной помехой б. Оно продолжается в течение длительности импульсов в. После этого от блока управления начи30 нают поступать импульсы г для режима сле415803 дящего уравновешивания. Входной сигнал с наложенной помехой ураьновешивается сигналом д, при этом уравновешивающий сигнал, соответствующий .входному сигналу а, р а вен уровню е. Уравновешивающий сигнал подается с выхода циф ро-аналогового преобразователя б, подключенного к регистру — реверсивному счетчику б. В режиме, слежения блок управления вырабатывает импульсы ж при увеличении уравновешивающего сигнала д или импульсы и при его уменьшении. Из этих импульсов логическая схема 7 определения изменения знака формирует импульсы к в моменты появления второго последующего кварцита одного знака, противоположного знаку предшествующего изменения урав новешивающего сигнала. По сигналу от схемы 7 схема 8 раз решает прохождение импульсов и ил и и в дополнительный реверсив ный счетчик 9. Эти импульсы подсчитываются в течение времени л, определяемого моментами л и н появления,и мпульсов,последовательности к.

По окончании счета в момент м блок упра вления вырабатывает импульсы подсчета для счетчиков б и 9. Пересчет продолжается в течен ие времени о. Причем, чтобы код.в счетчике 9 при пересчете был уменьшен, вдвое, эти и мпульсы подаются во второй младший разряд, в отличие от режима подсчета, когда импульсы яс или и поступают на первый младший разряд. При переполнении счетчика 9 пересчет заканчивается и в счетчике б получается скорректированный результат преобразова ния, в котором исключены погрешности от помехи и который снимается с выходов 10.

Если величина помехи не вызывает изменения уравновешивающего оипнала более, чем на один ивант, то преобразова н ие заканчивается через интервал времени, равный половине периода помехи после начала преобразования. В этом случае формирование импульc0lB и, в течение, которых осуществляется преобразование, и формирование сигнала око нчания преобразования р, выдаваемого с вы4 хода 11, осуществляется по сигналам одновибратора 12, Таки м образом, да иная схема обладает помехозащищенностью и преобразование в

5 ней выполняется за время перно да помехи, ;наложенной на входной сипнал. При этом длительность преобразования а втоматически устанавливается в соответствии с частотой помехи, если она превышает, величину кван10 та. При а мплитуде помехи, меньшей кванта, время преобразования автоматически уменьшается.

Предмет изобретения

Аналого-цифровой лреобразователь, содержащий срав н ивающее устройство, соединенеое,ñ выходом цифро-аналогового преобразователя, регистр — реверсивный счетчик со

20 схема ми «ИЛИ»,на су ммирующем и вычитающем входах, одновибратор и блок управления, обеспечивающий режим комбинированного преобразования с поразрядным и следящим уравновешиванием, отличающийся тем, что, с

25 целью увеличения помехозащищенности, ан содержит логическую схему определения изменения анака яр@ращения уравновешивающего сигнала, дополнительный реверсивный счетчик и схему .разрешения счета, один вход

30 которой соединен с выходом логической схемы определения знатока при ращения уравновешивающего сигнала, а два других — с выходами блока управления, с двумя входами логической схемы определения изменения знака приращения уравновешивающего сигнала и с двумя входами схем «NJIH», выходы схемы разрешения счета соединены с суммирующим и вычитающим,входа ми дополнительного реверси вного счетчика, суммирующий и вычи40 тающий, входы второго младшего разряда которого подключены к выхода м блока управления и к соответствующим вторым входам схем «ИЛИ», а выход старшего разряда соеди нен с входом блока управления.

415803

Стиг 7 ж и

К л

D и Риг. 3

Составитель Э. Варанова

Техред Г. Васильева

Редактор Т. Юрчикова

Корректор Л. Орлова

Загорская типография

Заказ № 3733 Изд. № 1291 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий, Москва, Ж-35, Раушская наб., 4/5