Сумматор-интегратор

О П И С А Н И Е 406207

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от а1вт. свидетельства №вЂ”

Заявлено 09.XII.1971 (№ 17i23282/18-24) с присоединением заявки №вЂ”

Приоритет—

Оп1 бликовано 05.XI.1973. Бюллетень № 45

М, Кл. О 06g 71118

Государственный комитет

Совета Министров СССР по делам изооретенкй и открытий

УДК 681.335 8 (088.8) Дата о публикования описания 22.1I.1974

Авторы изобретения

Г. Е. Пухов, В. Ф. Евдокимов, Л, А. Казакевич, А. С. Огир, Н. П. Тимошенко и Б. К, Крыжный

Институт электродинамики AH Украинской ССР

Заявитель

СУММАТОР-И НТЕГРАТОР

Изобретение относится к гибридной вычислителbHой технике.

Известны сумматоры-интеграторы, содержащие суммирующую резистивную матрицу, вертикальные шины которой соединены с основными входами, а горизонтальные подключены ко входам соответствующих сумматоров, блок1и переноса, лини и задержки, резисторы и инверторы с резистивными обратными связям,и.

С,целью повышения точности выполнения математических опер)аций в каждом разряде предлагаемого устройства выход сумматора через резистор соединен со входом соответствующего инвертора, выход которого через последовательно соединенные линию задерж.10и и входной резистор подключен ко входу сумматора.

Принципиальная схема устройства при)ве дена на чертеже.

Сумматор-интегратор содержит суммирующую резистивную матрицу 1 с вертикальными шинами 21 — 2, и горизонтальными 8,— 8„, сумматоры с резистивным и обратными связями 4,— 4„, блоки переноса 5,— 5„1, линии задержки б1 — б „на один такт, резисторы

71 — 7, инверторы с,резистивными обратными связями 8, — 8„и входные резисторы

91 — 9 .

Интегрируемые функции времени V1, V2, в каждый момент представляются соответственно векторами напряжений ()-)11 - 12)- 13) > U2 (U21U22U23) )

U3 (U31U32U33) °

Компоненты векторов пропорциональны значениям соответствующих разрядов чисел (для рассмотрения принципа работы предлагаемого устройства интегрируемые функции представлены тремя разрядами).

В момент времени l = О, т, е. на первом шаге интеприрования,,на входы устройства поступают векторы напряжений

1 ()- 11)-> 12) 13) > )- 2 = (). 21)- 22)-> 23) >

)-> 3 ()-) 31) 32)-> 33) °

На выходах устройства образуется вектор напряжений

0 (U01U 02U03) ) 1 + U2 + (-1 3 (>- 11)- 12 U 13) + (U 21 U 22(23) +

+ (31) 32)-) 33) ) компоненты, которого через линии задержки б1 — б„на один такт опять подаются на входы сумматоров 41 — 4„. Умножение вектора

U 0 на М дает приближенное значение интеграла суммы иинтегрируемых функций на первом шаге. При f = 1„на входы устройства

39 поступают векторы .напряжений U 1, U22 U 3, соотве1тствующие значениям входных функ406207 ций на втором шаге .интегрирования, которые, складываясь с вектором U o= U >+ U + U з, поступающим на входы сумматоров 4> — 4„ в начале второго такта из линий задержки

6> — б„образуют вектор напряжений U o ——

= U + UI —, U- + У з, Умножение векторами, на t,äàåò приближенное значение интеграла суммы функций,на первом и втором шагах интегрирования. Таким образом, интеграл суммы трех функций на m шагах интегрирования определяется выражением

U rn — g t $H 1 1

j =1 и =1 где т — количество шагов интегрирования;

jjt — шаг интегрирования, который в общем случае может быть многоразрядным. 20

Выбор числа разряда шага интегрирования определяется, с о джой стороны, разрядностью представления чисел входных функций, с другой стороны — удобствами тактирования работы устройства и упрощения его 25 схемы. Для случая представления интегрируемых функций тремя разрядами он может достигать только трехразрядного числа, т. е. t = Иф1 1 . Лучше всего шаг интегрирования выбирать таким, чтобы знача- 30 щая цифра была в одном из разрядов, например t>, à t> —— t3 —— О. Это упрощает схему устройства, так как резистивная матрица 1 становится при этом квадратной и диагональной. 35

Если проводимости матриц 1 — 8 удовлетворяют соотношениям

gi> 1ь Дг2 " 12 Д 2 3> (где — номер матрицы), работа устройства в точности описывается выражением (1), т. е. 4о устройство интегрирует сумму трех функций по методу прямоугольников и умножает их на единичные коэффициенты.

Чтобы получить устройство, интегрирующее сумму функций и умножающее их на постоянные коэффициенты, отличные от единицы, .необходимо предварительно умножить величины этих коэффициентов на шаг интегрирования и параметры, матриц подбирать пропорциональными разрядам этого произведения. Работа устройства в этом случае описывается выражен,ием где m — количество шагов интегрирования;

jjt — шаг интегрирования; а„— величина постоянного коэффициента, на которую умножается п-,íàÿ функция.

Блоки переноса 5> — 5„ выполняют меж разрядный перенос с одновременной компенсацией напряжения в усилителе, из которого возник перенос.

Предмет изобретения

Сумматор-,интегратор, содержащий суммирующую резистивную матрицу, вертикальные шины которой соединены со входами сумматора-интегратора, а горизонтальные подключены ко входам соответствующих и сумматоров с резистивными обратными связями, n — 1 блоков переноса, входы которых соединены с вертикальными шинами суммирующей резистивной матрицы, а выходы подключены ко входам сумматоров данного и следующего разрядов, и линий задержки, резисторы и и инверторов с резистивными обратными связями, отличающийся тем, что, с целью повышения точности, в каждом его разряде выход сумматора через резистор соединен со входом соответствующего инвертора, выход которого через последовательно соединенные линию задержки и входной резистор подключен ко входу сумматора.

406207

1 -(1,"< (Г <

Корректор О, Тюрина

Редактор Б. Федотов

Заказ 223/20 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред, «Патент»!

Составитель О. Сахаров

Техред 3. Тарененко