Патент ссср 397942
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
397942
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено 31.1.! 972 (¹ 1742775/18-24) М. Кл. G 06j 3 00 с присоединени"м заявки №
Государственный комитет
Совета Министров СССР оо делам изооретение и открытий
Приоритет
Опубликовано 17.1Х.1973. Бюллетень ¹ 37
Дата опубликованич описания 7.II.!974
УДК 681.335(088.8) Авторы изобретения
Г. О. Паламарюк, А. К. Костенич и О. Г. Смиренский
Рязанский радиотехнический институт
Заявитель
ФУНКЦИОНАЛЪНЪ|й ПРЕОБРАЗОВАТЕЛЪ ЧАСТОТЪ| В КОД
Изобретение относится к измерительной и вычислительной технике. Преобразователь может быть использован в качестве автономного устройства для получения цифрового кода, пропорционального квадрату входной частоты, и в качестве функционального преобразователя при вводе информации от частотных датчиков в цифровую вычислительную машину.
Известны функциональные преобразователи частоты в код, содержащие счетчик импульсов, генератор эталонной частоты, логические элементы «И», триггер управления и схему переписи кода.
Предлагаемое устройство отличается от известных тем, что оно содержит сумматор и элемент задержки, вход которого соединен со входом преобразователя и с первыми входами двух логических элементов «И», вторые входы которых соединены соответственно с нулевым и единичным выходами триггера управления.
Выход первого логического элемента «И» соединен с единичным установочным входом триггера управления, нулевой установочный вход которого подключен к выходу генератора эталонной частоты и шине установки в нуль счетчика импульсов. Вход счетчика соединен с выходом второго логического элемента «И», а разрядные выходы подключены к потенциальным входам схемы переписи кода, один из потенциальных входов которой соединен с единичным выходом триггера управления, импульсный вход с выходом элемента задержки, а выходы схемы подключе5 ны ко входам сумматора.
Такое построение устройства позволяет повысить его быстродействие.
Блок-схема устройства приведена на чертеже.
10 Устройство содержит логические элементы
«И» (импульсно-потенциальные схемы совпадения) 1, 2, счетчик импульсов 3, схему переписи кода 4, генератор эталонной частоты 5, сумматор 6, триггер управления 7, элемент и задержки 8.
Шина входной частоты подключена ко входу элемента задержки 8 и .к импульсным входам схем совпадения 1, 2. Потенциальный вход последней соединен с нулевым выходом
20 триггера управления 7, у которого единичный установочный вход подключен к выходу этой схемы совпадения. Нулевой установочный вход триггера 7 соединен с выходом генератора эталонной частоты 5 и шиной установки
2s в нуль счетчика импульсов 3, вход которого подключен к выходу схемы совпадения 1.
Выходы триггеров счетчика импульсов 3 подключены к потенциальным входам схемы переписи кода 4, один из потенциальных вхо30 дов которой соединен с единичным выходом
397942
Составитель П. Шелипов
Тсхрсд Л. Богданова
Редактор Б. Федотов
Корректор А. Васильева
Заказ 196, 6 Изд. X- 107 Тираж 647 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, К-36, Раушская наб., д. 4/6
Типография, пр. Сапунова, 2 триггера управления и с .потенциальным входом схемы совпадения 1. Кроме того, импульсный вход схемы переписи кода соединен с выходом элемента задержки 8, а выходы схемы переноса кода соединены со входами сумматора 6.
С поступлением первого импульса входной частоты f в интервале времени Тв триггер управления переходит в единичное состояние, тем самым разрешая прохождение импульсов входной частоты на вход счетчика импульсов
3 и запрещая — на вход триггера управления.
Таким образом, коды счетчика импульсов и триггера управления (код которого переносится в младший разряд сумматора) после прихода первого импульса равны единице, после прихода второго импульса — трем, после прихода третьего импульса — пяти и т. д. С приходом и-ного импульса код принимает значение 2n — 1. Известно, что квадрат какого-либо числа и можно представить так
n2=1+3+5+ ... +(2n — 3)+(2n — 1), т. е,, чтобы получить код, пропорциональный квадрату частоты, необходимо каждым импульсом входной частоты, задержанным на время, необходимое для окончания переходного процесса в счетчике, заносить в сумматор код триггера управления и счетчика импульсов. Тогда по окончании периода Тв в счетчике импульсов и триггере управления оказывается число (2. (To f ) — 1), а в сумматоре— — (в4.г) — 2 о
Предмет изобретения
Функциональный преобразователь частоты в код, содержащий счетчик импульсов, генератор эталонной частоты, логические элементы «И», триггер управления и схему переписи кода, отличающийся тем, что, с целью повышения быстродействия, он содержит сумматор и элемент задержки, вход которого соединен со входом преобразователя и с первыми
15 входами двух логических элементов «И», вторые входы которых соединены соответственно с нулевым и единичным выходами триггера управления, выход первого логического элемента «И» соединен с единичным установочным входом триггера управления, нулевой установочный вход которого подключен к выходу генератора эталонной частоты и шине установки в нуль счетчика импульсов, вход которого соединен с выходом второго логического элемента «И», а разрядные выходы счетчика подключены .к потенциальным входам схемы переписи кода, один из потенциальных входов которой соединен с единичным выходом триггера управления, имЗО пульсный вход схемы переписи кода соединен с выходом элемента задержки, а выходы схемы подключены ко входам сумматора.
