Г. и. берлинков
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетел»ства №
Л1. Кл, Н 03k 23:30
Заявлено 21.X l 1.1970 (№ 1609412126-9) с присоединением заяи и №
Г1 р пор итет
Комитет по делам изобретений и открытий при Совете Министров
СССР
Оп с ликовапо 14.111.19 2. Вюллет;и» 22
УДЬ; 621.374.32(06$.6) Дата опубликования описания 02Л 111.!9 2
ЕСОЮЗНАЯ :. 1HQ, Е! 1А
Автор изобретения
Г. И. Берлинков
Заявитель
ДЕЛИТЕЛЬ ЧАСТОТЪ!
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении делителей частоты, а также двухфазных элементов памяти на
МДП-структурах.
Известен делитель частоты на полевых
МДП-транзисторах с индуцированным каналом, содержащий транзистор обратной связи, затвор которого подключен к шине инверсных значений входных сигналов, и два последовательно соединенных транзистора, затвор одного из которых подключен к шине входных сигналов, а затвор другого соединен с истоком (стоком) транзистора обратной связи.
Однако схема известного делителя сложна, так как содержит большое число элементов.
Целью изобретения является упрощение схемы.
Достигается цель благодаря тому, что транзистор, затвор которого соединен с истоком (стоком) транзистора обратной связи, включен между затвором и стоком (истоком) этого транзистора, а сток транзистора, затвор которого подключен к шине входных сигналов, соединен с шиной питания, причем исток этого транзистора является выходом схемы.
На чертеже представлена принципиальная электрическая схема предложенного устройства.
Делитель частоты на полевых МДП-транзисторах с индуцированпым каналом содержит транзистор 1 обратной связи, затвор которого подключен к шине 2 инверсных значений входных сигналов, и два последовательно соединенн»1х транзистора 8, 4, затвор первого из которых подключен к ппше 5 входных сигналов, а затвор второго соединен с истоком (стоком) транзистора 1.
10 Транзистор 4 включен между затвором и стоком (истоком) транзистора 1, сток транзистора 8 подключен к шине 6 питания, а исток его является выходом 7 схемы.
В исходном положении на шине 5 имеется
15 потенциал низкого уровня («0»), транзистор
8 выключен, а на выходе 7 также потенциал «О». На шине 2 действует потенциал высокого уровня («1»), в связи с чем транзистор 1 открыт, а на затворе транзистора 4
20 потенциал «О».
При действии входного сигнала транзистор
8 открывается, и на выходе 7 схемы появляется потенциал «1». Так как при этом на шине 2 — инверсное значение входного сиг25 нала, т. е. «0», то транзисторы 1 и 4 закрыты.
По окончании действия входного сигнала на шине 2 восстанавливается потенциал «1», гранзистор 1 открывается, а заряд, накопленный на емкостпой нагрузке (на чертеже не
30 показана), перераспределяется между выхо345622
Предмет изобретения
Составитель Л. Ьагяи
Текред T. Ускова
Корректор T. Гревцовй
Р:.;;1ктор T. Орловская
Заказ 3314/6 Изд. № 1037 Тираж 406 Подписное
Цг1ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 дом 7 и затвором транзистора 4. Если емкость нагрузки превыша r емкость затвора транзистора 4, то на последнем устанавливается «1», однако транзистор 4 остается закрытым, и емкостная нагрузка медленно разряжается током утечки выхода 7 схемы.
Если период входных сигналов значительно
", t. èüøå времени разряда емкостной н агрузки, то при поступлении очередного сигнала на шину 5 напряжение на затворе транзистора 4 остается больше порогового и, так как на шине 2 потенциал «О», транзистор 4 открывается, позволяя быстро разрядиться емкости нагрузки.
По окончании действия входного импульса транзистор 1 вновь открывается, и на затворе транзистора 4 устанавливается потенциал «0».
Таким образом, предложенный делитель проще известных, так как содержит всего три транзистора, н удобен для интегрального исполнения.
Делитель частоты на полевых МДП-транзисторах с индуцированным каналом, содержащий транзистор обратной связи, затвор которого подключен к шине инверсных значений входных сигналов, н два последовательно соединенных транзистора, затвор одного из которых подключен к шине входных сигналов, а затвор другого соединен с истоком (стоком) транзистора обратной связи, отлачающиася тем, что, с целью упрощения схемы, транзистор, затвор которого соединен с истоком (стоком) транзистора обратной связи, включен между затвором и стоком (истоком) этого транзистора, а сток транзистора, затвор которого подключен к шине входных сигналов, соединен с шиной питания, причем исток этого транзистора является выходом схемы.
