Пересчетное устройство

О П И С А Н И Е 337946

ИЗОБРЕТЕНИЯ

Х АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союа Соввтокит

Социалистические

Республик

Зависимое от авт. свидетельства №

Заявлено 24.VIII.1970 (№ 1474050!26-9) с присоединением заявки №

Приоритет

Опубликовано 05.Ч.1972. Бюллетень № 15

Дата опубликования описания б.VI.1972

М. Кл. Н 03k 21/34

Комитет по делам иаобретений и открытий при Совете евииистрое

СССР

УДК 621.374.32(088,8) Авторы изобретения

Е. Н. Иванов, С. И. Коткин и 1О. П. Сафоненков

Заявитель

ПЕРЕСЧЕТНОЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике.

Известно пересчетное устройство, содержащее пересчетные схемы на триггерах, схему согласования «два из трех», блоки обнаружения ошибок с отрицательным и положительным знаками на элементах «И» и «ИЛИ», элементы задержки и трехвходные элементы «И».

Однако в известном устройстве при сбое в какой-либо пересчетной схеме, в случае положительного знака ошибки, требуется относительно длительное время на исправление ошибки.

Цель изобретения — уменьшение времени исправления ошибки с положительным знаком, возникающей при сбоях любой пересчетной схемы.

Для этого в предлагаемом устройстве в каждом блоке обнаружения ошибок с отрицательным и положительным знаками выходы всех элементов «И» соединены со входами элементов «ИЛИ», выходы элементов

«ИЛИ» блоков обнаружения ошибок с отрицательным и положительным знаками соединены соответственно через элементы задержки и непосредственно с двумя входами трехвходных элементов «И», третьи входы которых подключены ко входу пересчетной схемы.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит пересчетные схемы 1 на триггерах 2, схему 8 голосования «два из

5 трех», блок обнаружения ошибки с отрицательным знаком на элементах «И» 4 и

«ИЛИ» 5, блок обнаружения ошибки с положительным знаком на элементах «И» б и

«ИЛИ» 7, трехвходовые элементы «И» 8, 10 элементы 9 задержки, генератор 10 импульсов и элементы «И» П и «ИЛИ» l2.

При сбое в одном или нескольких разрядах любой .пересчетной схемы, если разряды ста15 ли больше одноименных разрядов истинного числа, на выходе элемента «ИЛИ» 7 появится сигнал, который через элемент «И» 8 установит в нулевое состояние все разряды соответствующей пересчетной схемы. Таким обра20 "-ом, ложное число становится меньше истинного и для его исправления нужно столько импульсов, каково значение истинного числа в десятичном коде. В процессе исправления ошибки на выходе элемента «ИЛИ» 5 при25 сутствует сигнал, блокирующий через элемент

9 задержки трехвходовый элемент «И» 8.

Это необходимо, так как в процессе исправления ошибки отдельные разряды исправляемого ложного числа могут быть больше од30 поименных разрядов истинного числа, и тогда

337946

Предмет изобретения

/1 =ТА„

Составитель Л. Багяи

Техред 3. Тараненко

Редактор Т. Иванова

Корректор Л, Царькова

Заказ 1638/15 Изд. № 711 Тираж 448 Подписное

ЦНИИПИ Коьппета по делам изобретений и открытий при Совете Министров СССР

Москва,,К-35, Ратгискся псб.. д. 4/5

Типография, пр. Сапунова, 2 на выходе элемента «ИЛИ» 7 появится сигнал сброса, устанавливающий пер есчетную схему в нулевое состояние, хотя ложное число меньше истинного. Элемент 9 задержки исключает одновременное появление сигналов сброса на выходе и запрета на входе элемента «И» 8.

Для устранения ложных сигналов на выходе и элементов «ИЛИ» 7, обусловленных разным временем срабатывания триггеров 2, входы элементов. «ИЛИ» 7 соединены со входами пересчетных схем.

Таким образом, время на исправление ошибки с положительным знаком значительно сокращается и определяется где А — истинное число в момент сбоя;

Т вЂ” период следования импульсов генератора.

Пересчетное устройство, содержащее пересчетные схемы на триггерах, схему голосова5 ния «два из трех», блоки обнаружения ошибок с отрицательным и положительным знаками на элементах «И» и «ИЛИ», элементы задержки и трехвходовые элементы «И», отличающееся тем, что, с целью уменьшения

10 времени исправления ошибки с положительным знаком, возникающей при сбоях любой пересчетной схемы, в каждом блоке обнаружения ошибок с отрицательным и положительным знаками выходы всех элементов «И»

15 соединены со входами элементов «ИЛИ», выходы элементов «ИЛИ» блоков обнаружения ошибок с отрицательным и положительным знаками соединены соответственно через элементы задержки и непосредственно с двумя

20 входами трехвходовых элементов «И», третьи входы которых подключены ко входу пересчетной схемы.