Пёрёсчётноё устройство

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

307523

Союа Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 9.IX.1969 (Л" 1361597/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 21.VI.1971. Бюллетень № 20

Дата опубликования описания 6.IX.1971

МПК Н 03k 21/34

Комитет по делам иаобретений и открытий при Совете Министров

СССР

УДК 621.374.32(088.8) Авторы изобретения

Е. Н. Иванов, Ю. П. Сафоненков и С. И, Коткин

Заявитель

П ЕРЕСЧЕТНОЕ УСТРОЙСТВО

Предлагаемое пересчетное устройство может быть использовано в автоматике и вычислительной технике.

Известно, что для ответственных систем с целью получения верного результата решение одной и той же задачи осуществляется несколькими пересчетными схемами с последующим сравнением результатов.

В частности, используются устройства, состоящие из трех пересчетных схем, выходы которых соединены со схемой, работающей по принципу кворума «два из трех», т. е. дающей выходной сигнал только при поступлении двух или трех входных сигналов.

Недостатком такого устройства является то, что при наличии случайных импульсов помех, сдвинутых по времени друг относительно друга и вызывающих поочередный сбой всех пересчетных схем, сигнал на выходе устройства будет отсутствовать.

С целью исправления ошибок, возникающих в результате сбоев любой пересчетной схемы предлагаемое пересчетное устройство содержит блоки обнаружения сбоев, каждой пересчетной схемы и генератор импульсов, соединенный входами трех элементов «И», вторые входы которых подключены к выходам соответствующих блоков обнаружения сбоев, а выходы элементов «И» через элементы

«ИЛИ» соединены со входами соответствующих пересчетных схем.

На чертеже показана схема предлагаемого пересчетного устройства.

5 Пересчетное устройство содержит пересчетные схемы 1, состоящие из и триггерных ячеек 2, схему кворума «два из трех» 3, блоки 4 для обнаружения ошибки, состоящие из логических элементов «И» 5 и логических эле10 ментов «ИЛИ» б, логические элементы «И» 7, логические элементы «ИЛИ» 8 и генератор тактовых импульсов 9.

Парафазные сигналы, снимаемые с выходов

15 триггерных ячеек 2 каждой пересчетной схемы 1, обозначены как а и а, в и в, с и с. Каждая пара элементов 5 анализирует состояния одноименных триггерных ячеек 2 трех пересчетных схем 1 и, в случае, если состояния

20 триггерных ячеек какой-либо пересчетной схемы отличаются от состояш1й тех же триггерных ячеек двух других пересчетных схем, то на одном или нескольких выходах элементов

5 появятся сигналы А, В плп С, посгупаюгцп

25 на элемент «ИЛИ» б.

Если сигналы на выходе каждого блока 4 для обнаружения ошибки обозначить через

Уь У, Уз, то общий алгоритм pBGQThl блоков для обнаружения ошибки каждой из трех пеЗо ресчетных схем можно записать в виде: с

307123

Предмет изобретения

Таким образом, если в какой-либо из пе- Т0 ресчетных схем произошел сбой, то на выходе соответствующего блока 4 обнаружения ошибки появится сигнал рассогласования У.

Этот сигнал, поступив на элемент «И» 7, разрешит прохождение тактовых импульсов. Так- 15 товые импульсы с выхода элемента «И» 7 через элемент «ИЛИ» 8 будут поступать на вход пересчетной схемы до те хпор, пока не исчезнет сигнал рассогласования У, т. е. до тех пор, пока не будет исправлена ошибка, 20 вызванная сбоем соответствующей пересчетной схемы.

Составитель В. Е. Валюженич

Текред Л. В. Куклина Корректор Е. Н. Миронова

Редактор В. Новоселова

Заказ 2241/16 Изд. № 877 Тираж 473 Подписное

ЦИИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

У1 =А, У,=В, Уз — С1 где Ai —— а в с

Аа =- а,в,с, Ат-g — апвпсп

Ат = опвпс

+ Аа + ....... Ат — t + Ат

+ Вз + ....... Вт + Вт

+ С2+ .........Ст — i+ Cm

В = а1в1с С, = ai в с

В,=а,в,с, С,=а,в,с, Bm — 1 = апвпсп Ст — g = Qnencn

Вт —— апвпсп Ст = a„e„cn.

Время, необходимое на исправление ошибки, будет тем меньше, чем будет больше частота тактовых импульсов относительно частоты счетных импульсов.

Пер есчетное устройство, содержащее три пересчетные схемы на триггерах, схему кворума «два из трех», входы которой подключены к выходам пересчетных схем, и логические элементы «И», «ИЛИ», отличающееся тем, что, с целью исправления ошибок, возникающих в результате сбоев любой пересчетной схемы и генератор импульсов, соединенный с первыми входами трех элементов «И», вторые входы которых подключены к выходам соответствующих блоков обнаружения сбоев, а выхода элементов «И» через элементы «ИЛИ» соединены со входами соответствующих пересчетных схем.