Патент ссср 318938

ОПИСАНИ

ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ

Союа Соеетонин

Социалистичеснин

Реслублин

Зависимое от авт. свидетельства №

Заявлено 19.XI1.1969 (№ 1386555/18-24) с присоединением заявки №

Приоритет

Опубликовано 28.Х,1971. Бюллетень X

1 5/02

Комитет ло делам изобретений и открытий лри Совете Министров

СССР

325.53 (088.8) Дата опубликования описания 27,1,197

Авторы изобретения Ю. С. Павленко, H А. Танцюра, В. Г. Прибы роменко

Заявитель Киевский государственный университет им. Т. Г. Шевченко

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧИСЕЛ ИЗ ДВОИЧНОДЕСЯТИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ В ДВОИЧНУЮ

Изобретение относится к области вычислительной техники и может быть использовано в электронных вычислительных машинах и устройствах, где необходимо преобразование информации из двоично-десятичной системы счисления в двоичную.

Известны устройства для перевода чисел из двоично-десятичной системы счисления в двоичную, в которых операция перевода выполняется либо по программе, либо с использованием сложных схем, содержащих большое количество дорогостоящих элементов.

Цель предлагаемого изобретения заключается в упрощении схемы и конструкции устройства, сокращении количества входящих в ус-ройство дорогостоящих элементов и повышении надежности работы устройства.

Предлагаемое устройство преобразования целых чисел из двоично-десятичной системы счисления в двоичную состоит из магнитострикционной линии задержки, которая имеет один вход и три выхода, предназначенных для съема содержимого магнитострикционной линии задержки, и одноразрядного сумматора последовательного действия, подключающегося с помощью логической схемы к различным выходам магнитострикционной линии задержки.

Такое подключение звукопровода (магнитострикционной линии задержки) с тремя выходами к сумматору дает возможность без дополнительных сложных электронных устройств, например сдвигающих регистров, произвести умножение на 1010 (двоичное десять)

5 за один цикл.

Схема устройства преобразования целых чисел из двоично-десятичной системы счисления в двоичную представлена на чертеже.

Звукопровод 1, изготовленный из материа10 ла, обладающего магнитострикционным эффектом, концами закреплен в демпферах 2, предназначенных для гашения ультразвуковых колебаний. На звукопроводе расположены передающая катушка 8 н приемные ка15 тушки 4, 5, 6. Шаг расположения приемных катушек определяется формулой:

20 где v — скорость распространения ультразвука по проводу 1; f — частота импульсов последовательного кода.

Передающая катушка Ä3 соединена с формирователем 7. Приемные катушки 4 — 6 подклIo25 чены соответственно к усилителям 8 — 10. Усилитель 8 подключен к логическим элементам

«И» 11, 12, а усилители 9, 10 — соответственно к логическим элементам «И» 18, 14, на вторые входы которых заведен признак умноЗо жения tro шине 15 с дешифратора 16.

318938

Дешифратор 16 подсоединен к выходам счетчика циклов 17 и счетчика тактов 18, подсчитывающего тактирующие импульсы 19.

Счетчик тактов соединен со счетчиком циклов

17 через логический элемент «И» 20, на второй вход которого подан сигнал по шине 21 ввода десятичной цифры, Кодовые шины 22 клавиатуры подсоединены к логическим элементам «И» 28 — 26. На эти же логические элементы, управляемые признаком сложения по шине 27 с дешифратора 16, поданы соответственно первые четыре такта по шинам 28 — 81 счетчика тактов 18.

Выходы логических элементов «И» 28 — 26 поданы на схему «ИЛИ» 82, а элементов «И» 12 и 14 — на «ИЛИ» 88, выходы которых, в свою очередь, соединены со входными шинами сумматора 84.

Выход сумматора 84 подсоединен к логической схеме «ИЛИ» 85, на второй вход которой заведен выход логического элемента «И»

11, упр авляемого сигналом рециркуляции (шина) 86. Выход логической схемы «ИЛИ»

85 поступает на вход формирователя 7.

Перевод целых десятичных чисел в двоичные осуществляется по схеме Горнера:

N = (((a 1010 + а„,) 1010 +

+ а„ 2) 1010 + ... + а21 1010 + а, где и — номер разряда; а; — цифра i-го разряда в двоично-десятичном коде; 1010 — основание десятичной системы счисления в двоичной системе.

Двоичный эквивалент десятичной цифры поступает на логические элементы «И» 28 — 26, каждый из которых будет открыт в цикле сложения во время первого — четвертого тактов соответственно. В первые четыре такта счетчика тактов 18 на сумматор 84 поступит последовательно, начиная с младшего двоичного разряда, эквивалент заносимой десятичной цифры. Сумматор 84 производит сложение кода цифры десятичного числа с содержимым магнитострикционной линии задержки, поступающим с усилителя 8 через логический элемент «И» 12, который управляется признаком сложения по шине 27.

Код цифры старшего десятичного разряда переводимого числа складывается с нулевым содержимым магнитострикционной линии задержки.

Сумма с выхода сумматора 84 в виде последовательного кода заносится в магнитострикционную линию задержки через логическую схему «ИЛИ» 85, позволяющую осуществить либо запись из сумматора 84, либо рециркуляцию содержимого магнитострикционной линии задержки. Цепь циркуляции числа: с усилителя 8, связанного с приемной катушкой 4, на логический элемент «И» 11, управляемый сигналом рециркуляции (шина 86), с выхода элемента «И» 11 на схему «ИЛИ» 85, а затем на вход формирователя 7, соединенного с передающей катушкой 8.

Устройство для преобразования чисел из двоично-десятичной системы счисления в двоичную, содержащее регистр, логические элементы «И» и «ИЛИ», сумматор, выход которого через первый логический элемент «ИЛИ» и формирователь соединен со входом регистра, счетчики, дешифратор, входы которого соединены с выходами счетчиков, отличающееся тем, что, с целью уменьшения количества оборудования и повышения надежности работы устройства, регистр выполнен в виде маг нитострикционной линии задержки с двумя

При поступлении сигнала по шине 21 ввода десятичной цифры следующего разряда на логический элемент «И» 20 с выхода дешифратора 16 подается признак умножения по шине 15, который открывает логические элементы «И» 18 и 14 для прохождения содержимого магнитострикционной линии задержки с усилителей 9 и 10 на сумматор 84.

Добавление приемных катушек 5 и б в магнитострикционной линии задержки позволяет получить частичные произведения от умножения на 10 (двоичное два) и 1000 (двоичное восемь), так как расстояние между катушками 4 и 5 магнитострикционной линии

)5 задержки вносит задержку, равную смещению содержимого на один разряд влево, а расстояние между катушками 4 и б — вносит задержку, равную смещению на три разряда влево, и, следовательно, позволяет заменить операцию умножения на 1010 сложением частичных произведений, которое производится за один цикл.

Результат умножения записывается в магнитострикционную линию задержки.

25 После окончания умножения на выходе дешифратора lá появляется признак сложения по шине 27, позволяющий сложить код цифры следующего десятичного разряда с содержимым магнитострикционной линии задеря30 ки.

Таким образом, процесс перевода одной десятичной цифры в двоичную состоит из двух циклов: умножения содержимого магнитострикционной линии задержки на 1010, которое благодаря описанному выше расположению приемных катушек 5 и б на магнитострикционной линии задержки заменено сложением частичных произведений, и сложения двоичного эквивалента десятичной цифры с

4О содержимым магнитострикционной линии задержки от перевода цифр старших разрядов.

Последняя вводимая цифра, независимо от количества предшествующих, будет сложена с предварительно умноженным на 1010 содер45 жимым магнитострикционной линии задержки.

Используя описанное устройство, можно переводить числа любой разрядности, которая ограничивается максимальным количеством бит, записываемым в магнитострикционную линию задержки, т. е. ее длиной.

Предмет изобретения

318938

Составитель Н. Попов

Корректор Е. Михеева

Тсхред 3. Тараиенко

Редактор Б. Панкина

Заказ 3846/!3 !!ад. № 1513 Тираж 473 Подписное

ЦНИИПР! Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, )К-35, Рауп1ская наб., д. 4/5

Типография, пр. Сапунова, 2 дополнительными выходами, первый дополнительный выход и основной выход которой соединены через первый и второй логические элементы «И» и второй логический элемент

«ИЛИ» с первым входом сумматора, а второй дополнительный выход через третий логический элемент «И» соединен с первым входом

6 третьего логического элемента «ИЛИ», второй, третий, четвертый и пятый вход которого соединены с выходами четвертого, пятого, шестого и седьмого логических элементов

5«И»,,выход третьего логического элемента

«ИЛИ» соединен со вторым входом сумматора.