Патент ссср 314205

3I4205

ОП ИСАНИЕ

И ЗОБРЕТЕ Н Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ооюа Советских

Содиалистических

Республик

Зависимое от авт. свидетельства Хв—

МП!х Ci 00! 7/52

Заявлено 08.Ч.1969 (№ 1328890 18-24) с IIPIIcoc3IIIIcllllcll за!!Вкп Л"

Немитет по делам изобретений и открытий ори Совете Министров

СССР

Приоритет—

Опубликовано 07.1Х.1971. Бюллетень х," 27

УДК 681.325.5(088.8) Дата опубликования оппсаш!я 20.ХП.1971

Авторы изобретения М. M. Сухомлинов, Н. К. Ференец, Э. Л. Онищенко, В. Л, Ба1уанов

Заявитель

Институт автома!Ики

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ И ДЕЛЕНИЯ

Изобретение относится к вычислителы!ой технике и может быть использовано в спсциализированных цифровых вычислительных устройствах для выполнения операции умножения и деления.

В известныx цифровых аналогаx используются регистры и счетчики, выполненные таким об разок!, что для хранспия одного бита информации требуется 03HII физический двоичный элемент. Объем оборудования в таки . цифроаналоговых вычислительных устройсгвах резко увеличивается с увеличением числа разрядов. Это снижает технические и экономические показатели указанных цифроаналоговых вычислительных устройств и ограш.чпвает область их распространения в автоматизированных системах управления, Цель изобретения — ооеспечить выполнение опер ац!1!! l xi!I oæcllèÿ и деления чисел (при поступлении унитарного кода) на динамических регистрах и счетчиках, в которых количество оборудования не зависит от разрядности чисел, а также обеспечить более высокие технико-эко;1омическис !показатели и алгоритмические возможностт! по сравнешпо с известными устройствами.

Указанная цель достигается за счет того, что устройство донос!Иительно содержит триггер, схему совпадения, вычислительный элемент и ключ,,причем выход вычислительногз элемента соединен через первый триггер со входом первой схемы совпадения, выход которой соединсп с0 входом сухоматор» первогo счетчика-регистра, другоп выход, вычисли5 тельного элемента через вторую схему совпадения соединен со входом сумматора второго счетчика-регистра, выход псрвого счетчика-регистра подключен к первому зажиму кл1оча, выход второго счетчика-регистра -- ко

10 второму зажиму капо lа, выходной зажим которого по.!ключе:! через третью лему совпадения ко входу, вт rpol o триггера, выход кoторого соединен со входом вычислительного элемента, Схема умножения составлена la базе вычислительного элеме1!та для цифровых вычислительных устройств. Вычислительный элсмент, построенный на использовании свойст11 двоичных счетчиков изменять значение содержимого счетчика пз 0 в 1 только в одном первом значащем разряде, позволяет прпмсшггь вместо статпчес:

Сокращение количества оборудования в схеме умножения повышает также сс тсхпко-экономические показатели.

Блэк-схех!а устройства для выполнения операций умножения н делсппя показана и!!

З0 чертеже.

314205

Схема содержит вычнс. !нтельiiь(н J, iсibiсi!T, состоящий из регистра 1 (собранного на магнитострикционно1! линии задержки 2 и схеме сов!падения 8), счетчика 4, (собранного па магнитострикционной линии задержки 5, сумматоре 6 и схеме совпадения 7), схемы выделения выходных сигналов, собранной на триггере 8 и схеме совпадения 9. Кроме того, в состав устройства умножения и деления входит счетчик-регистр 10, собранный на линии задер>кки 11, сумматоре 12 и схема совпадения 18, схема занесения в счетчик-регистр 10, собранная на триггере 14 и схеме совпадения, 15, счетчик-регистр 16, собранный па линии задержки 17, сумматоре 18, схемах совпадения 19, 20, 21 и триггере 22.

Перед .вы!полнением операции умно>кения переключатель К устанавливаетеся в положение «1», в регистр 1 через схему совпадения 8 заносится один из сомножителей (Х). Второй сомножитель (У) в дополнительном коде заносится через схему 19 в счетчик-регистр 16.

После занесения сомножителей потенциалом длительности цикла вычислений разрешается счет им!пульсов ТИ!, поступающих в счетчик 4 через схему совпадения 7. Потенциалы с выходов регистра 1, счетчика 4 и триггера 8 подаются на вход схемы 9, При совпадении низких уровней (кодов единиц) этих сигналов па ее выходе также появляются сигналы, количество которых равно числу, завесе!шому в рвгистр 1. Сигналы, перехода с выхода схемы 9 поступают па вход сумматора 12 и через схемы 14 и 15 заносятся в регистр 10.

Схема 9 пропускает только первый значащий разряд содержимого счетчика 4, так как этим же сигналом триггер 8 пере!водится в единичное состояние и его потенциалом за,прещается образование сигналов на выходе схемы 9 до установки триггера 8 в нуль очередным сигналом ТИ>, поступающим перед каждым ТИ!. На выходе схемы 9 младшие разряды счетчика 4 клапанир!уются старшими разрядами регистра 1. В результате при занесении кода «1» в первый разряд регистра па выходе схемы 9 появляется один импульс перехода за полный цикл работы счетчика, при занесении кода «1» во второй разряд— два импульса, в третий разряд — четыре импульса, в четвертый разряд — восемь импульсов и т. д. При одновременном занесении кодов единиц во все разряды регистра 1 количество импульсов перехода на выходе схемы

9 за один цикл работы счетчика равно сумме им!пульсов перехода по каждому разряду. Если в каком-либо разряде регистра 1 содержится код «0», то потенциалом этого кода запрещается образование сигналов по данному разряду на выходе схемы 9.

Сигналы на выходе схемы 9 появляются

D0 время следования любого из разрядов регистра 1 и счетчи а 4, à»а вход сумматора 12 они должны поступать как первый младший разряд. Для выполнения этого требования введен триггер 11, который запом!гнает сигна I!i, поступгпош!!с с выхода схемы 9 в течение

6.") держащее счетчики-регистры, каждый из которых состоит из сумматора, линии задержки и схемы совпадения, триггер и две схемы совпадения, отлпчаюшеео! тем, что, с целью рас1 !!ром! Iii с, !(ловання .!!обо! (! р, !здяда ii загс\! этот сигнал заносится тактирующим импул-сом ТИ через схему 15 в сумматор 12 в качестве младшего разряда. Этим >ке импульсом

ТИ триггер 14 возвращается в исходное положение.

Сигналы, переполнения счетчика 4 после каждого ци!кла его работы заносятся через схему 20 по потенциалу Р,,! разряда в счет-! о чик-регистр 16 и вычитаются из его содержимого. Это происходит до тех пор пока содеркимос счетчика-,регистра 16 не станет равным ну!!!о, т. е. через У циклов работы счетчика -1.

После этого сигналом переполнения с выхода сумматора 18 через схему 21 и триггср 22 запрещается поступление тактирующих импульсов ТИ! в счетчик 4, и процесс умножения заканчивается. Таким образом, сомножитель Х из регистра 1 заносится Y раз в счетчнк-регистр 10, в результате в нем образуется произведение сомножителей ХY. Время выполнения операции умножения двух чисс. i равно Yцик:лам работы счетчика 4.

Пр!и выполнении операции деления перси;початель К устанавливается в положение

«2», а в регистр 1 через схему совпадения 8 заносится делитель Х. Делимое Y в допол!!!!тельном коде заносится через схему 1, 3 i3 счетчик-регистр 10. После занесс!шя делителя и делимого потенциалом длительности цикла вычислений разрешается счет импульсов ТИ, поступающих в счетчик 4 через схему сов!!адения 7. По сигналам счета делитель в унпта р!!ох! коде поступает в счетчик-регистр 10 и складывается (фа.ктически вычитается) с до3 > полнительным кодом делимого. За один цикл работы счетчика 4 происход!!т одно вычитание делителя из делимого. Сигнал переполнения счетчика 4 после завершения цикла ра40 боты заносится через схему 20 по потенциалу Р,i-!разряда в счетчик-регистр 16. Этот процесс продолжается до тех пор, пока содер>кимое счетчика-регистра 10 пе станет равным нулю. Очевидно это произойдет тогда, когда в счетчик-регистр 10 поступит число импульсов, равное У. В этом случае число вычитаний делителя из делимого будет равно !гх астному.,После этого сигналом пе!реполнения с выхода:сумматора 12 через схему 21 и триггер 22 запрещается поступление тактирующих импульсов ТИ! в счетчик 4 и процесс (еле!и!>! заканчивается.

В счетчике-регистре 16 фиксируются сиг-! алы !переполнения после каждого числа выУ !ècëåíèè, число которых равно частному

Время выполнения операции деления равно - циклам работы счетчика 4.

Предмет изобретения

Устройство для умножения и деления, со3! 420о

Заиды ыг i fo

Сос< lI)IIT(ëü И. Долгуп)сва

Редактор Ю. Д. Полякова Тсхрсз(T. П. Ктрилко 1,(р,)<я(л р .. Л. В. Орлова )i . А. Бабакина

Заказ 5403 Изть ¹ 1231 Тир»<; 5!)О По..(писио.

ЦНИИПИ Комитета ио делам изобре)синя и о)крыти!1 ири Говстс ЛI(()(<строя CCCI

Москва, Ж,-35, Раун(ская иаб., <ь 5

Загорская типография

llllIjl(пн;1 ()ун(,!!н<)н)111)ill i# ьч)351<))кно 1(.II устройства, оно донол;!птсльно содержит триггер, схему совпадения, вычислительный элемент и ключ, причем .выход вычислительного элемента соединен через первый триггер со входом первой схемы совпадения, выход которой соединен со входом сумматора первого счетчика-.регистра, другои выход вычислительного элемента чсрсз вторую схему совпадения соег

1 !

1

I ! !

Дil ll(Ii <() ВХ(), (i) З! (, 3 М (I;11 <)I) I:IÒ() !)(11 О C IC Г I II К<) р с Г 11 с т р аl, н ы О;I, !и с j) в 0 ГО с I с т 111 к 11 - j) с Г 1!с т р 11 нодкгиочен к первому зажli ló ключа, выход второго счет шка-регистра — ко второму заи(и. <1 I.л 10ча, вы хОд111ОЙ зажим котороГО подключен через третью схему совпаден)ля ко входу второго триггера, ььн од которого соединен со входом вычислительного элемента.