Множительно-сдви говое устройство

27l lib

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 24. Х11967 (Л" 1198618/18-24) с присоединением заявки №

Приоритет

Опубликовано 12.V.1970. Бюллетень ¹ 17

З,ата опубликования описания 25Л III.1970

Кл, 42ш:, 7/52

42m:, 7/54

МПК G 06f 7/52

УДК 681.325.57(088,8) Комитет по делам изобретений и открытий при Спеете Министров

СССР

Авторы изобретения

Л. П. Горохов, Н. И, Манто, А. П. Олейников и Г. Я. Щучинская "

Заявитель

МНОЖИТЕЛЬНО-СДВИ ГОВОЕ УСТРОЙСТВО

Предлагаемое устройство относится к области цифровых вычислительных машин, в особенности к устройствам для умножения и сдвигd.

Известно множительно-сдвиговое устройство.

Целью изобретения является ускорение вып лнения операции «сдвиг» на любое количество разрядов.

Предлагаемое устройство отличается тем, что содержит преобразователь константы сдвига в однопозиционный унитарный код, вход которого соединен с выходом адресной части регистра команд, а выход — со входом генератора произведений.

На чертсуке приведена блок-схема цифровой вычислительной машины, в состав которой входит множительно-сдвиговое устройство.

Она содержит регистр команд 1, преобразователь 2 константы сдвига в код, генератор произведений 8, вырабатывающий кратные поступающим на вход коды, регистр множителя

4, основное арифметическое устройство 5, схему б дешифратора множителя, параллельный сумматор 7, управляющее устройство 8, формирующее управляющие сигналы, шины 9 и 10 ввода информации и шипу 11 вывода информации.

Регистр команд 1, в адресной части которого при выполнении команды «сдвиг» хранится константа сдвига (величина, определяющая направление и количество разрядов сдвига), подсоединен к преобразователю 2 константы сдвига в код, содержащего тОлько Одн1 единицу. Выход преобразователя 2 подкгпочен к генератору произведений 8 схемы последовательно-параллельного умножения, вырабатыв; ющему кратные поступающему на вход коды. В схему последовательно-параллельного

10 умножения входят также регистр множителя

4, вход которого соединен с выходом основного арифметического устройства б; схема бдешпфратора множителя, образующая частичны произведения, и параллельный сумматор 7, вы15 ход которого подсоединен ко входу арифметического устройства 5. Регистр множителя 4 подключен параллсльпо к схеме б дешпфратора множителя, выходы которой подсоединены к параллельно>му суммaтopi 7.

20 В отличие от известных машин последовательного действия, в которых операция «сдвиг»

oñ ùåñòâëÿåòñÿ на малое число разрядов путем вывода в определенное время из соответствующего разряда регистра динамически хра25 нящсгося в нем кода, подлежащего сдвигу, предлагаемое устройство позволяет получить более высокую универсальность и производитсльпость, так как операция «сдвпг» производится как вправо, так < влево па любое коли30 .ество разрядов (при сдвиге вправо — за

271116

Тираж 480

Типография, пр. Сапунова, 2

Заказ 2362/7

Подписной время> требуемое для перемнохкения двух полноразрядных кодов в схеме последовательнопараллельного умножения; при сдвиге влево— меш шее чем при сдвиге вправо на время передачи последовательным образом полпоразПринцип действия предлагаемого устройства состоит в том, что арифметический сдвиг представляет собой умножение на число, равное 2", где т — число разрядов, на которое следует сдвинуть код. В зависимости от направления сдвига in имеет определенный знак: при сдвиге влево — положительный, при сдвиге вправо — отрицательный. Результат логического сдвига для положительных кодов полностью совпадает с результатом арифметического сдвига, Выполнение операции логического сдвига также возможно, но требует небольших дополнений к схеме множительного устройства.

Код, подлежащий сдвигу, помещается в регистре множителя. По каналу множимого при сдвиге поступает вырабатываемый схемой сдвига код, состоящий из нулей и одной единицы в соответствующем разряде, номер которого определяется числом сдвигов.

Сдвиговое число, определяющее характер сдвига (арифметический или логический), направление и число разрядов, на которое нужнс сдвинуть исходный код, находится в адресной части команды.

Четыре младших разряда адресной части команды, (0 — 3) содержат код и — число разрядов, на которое следует сдвинуть исходный код; разряд (4) адресной части команды задает направление сдвига, разряд (5) определяет вид сдвига. Младшие (Π— Зр) разряды адресной части команды посылаются на схему сдвига, которая в соответствии с этим кодом вырабатывает код величиной 2 при сдвиге вправо и код величиной 2 в+к+i при сдвиге влево. Этот код представляет собой код из нулей и единицы в к-ом разряде при сдвиге влево и в (15 — к)-ом разряде при сдвиге вправо.

Старшие разряды произведения сомножителей («головы») представляют собой сдвинутый вправо на требуемое количество разрядов

1О исходный код.

Младшие разряды произведения {«хвост») фактически являются результатом операции сдвига влево на определенное число разрядов, так как принимая «хвост» за результат операции сдвига, по существу увеличиваем значимость каждого разряда в 2 а раз, что равносильно сдвигу влево на 16 разрядов сдвинутого вправо за счет умножения исходного кода. ь1исло разрядов, на которое будет сдвинут

20 влево исходный код, равно 16 — п, где п — число попавших в «хвост» цифр исходного кода, причем это число на единицу больше чем исло сдвинутых вправо разрядов «головы», а=к+ 1, a счет приформирования к хвосту 15-ro раз25 р яда.

Предмет изобретения

Мпожительно-сдвиговое устройство, содержащее сумматор, регистр множителя, генераЗО тор произведений, отличающееся тем, что, с целью ускорения выполнения операции «сдвиг» на любое количество разрядов, оно содержит преобразователь константы сдвига в однопозиционный унитарный код, вход которого соеди35 псн с выходом адресной части регистра команд, а выход — со входом генератора произведений,