Пашико-теккй^е-кан!библ4^0-е:ка 1

308440

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союа Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 25.11.1970 (№ 1408296/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 01.V11.1971. Бюллетень № 21

Дата опубликования описания 12Х111.1971

МПК G 061 1/02

Комитет по делам изооретений и открытий при Совете Министров

СССР

УДК 681.34 32 (088.8) Автор изобретения

В. А. Добрыдень

Украинский заочный политехнический институт

Заявитель

АНАЛОГО-ЦИФРОВОЕ УСТРОЙСТВО

ДЛЯ ВЫЧИСЛЕНИЯ ИНТЕГРАЛОВ СТИЛЬТЪЕСА

Данное изобретение относится к области автоматики.

Известны аналого-цифровые устройства для вычисления интегралов Стильтьеса, содержащие соединенные между собой преобразователь напряжения в частоту, генератор эталонной частоты, двухтактный генератор, времяимпульсные преобразователи, ключи, триггеры, логические элементы, схему синхронизации и реверсивный счетчик.

Однако эти устройства имеют недостаточную точность и помехоустойчивость.

Предлагаемое устройство отличается тем, что в нем выход преобразователя интегрирующего напряжения в частоту и выход генератора эталонной частоты подключены через управляемые сигналами с выходов логических элементов «И» ключи, логические элементы

«ИЛИ» и схему синхронизации ко входам сложения и вычитания реверсивного счетчика.

Выходы двух время-импульсных преобразователей интегрирующей функции, присоединенных запускающими входами к выходам двухтактного генератора, подключены через логический элемент «ИЛИ» к единичному входу одного из триггеров, к элементу задержки импульсов и к рабочему входу ключа, управляющий вход которого соединен с единичным выходом упомянутого триггера. Выходы ключа и элемента задержки импульсов соединены соответственно с единичным и нулевым входами второго триггера и через логический элемент неравнозначности подключены к счетному входу третьего триггера, единичный выход которого соединен со входами логических элементов «И», подключенных вторыми входами к нулевому и единичному выходам второго триггера. Это позволило повысить точность и помехоустойчивость устройства.

10 На фиг. 1 приведена блок-схема устройства, на фиг. 2 — временная диаграмма, поясняющая его работу.

Напряжение x=x(f), представляющее интегрируемую функцию, подано на вход преоб1s разователя 1 напряжения в частоту (фиг. 1), имеющего характеристику

f f<>+ax, где f> и а — константы, а х изменяется в пре20 делах от х до х+, Выход преобразователя 1 соединен с рабочими входами нормально закрытых ключей 2 и 8, пропускающих импульсы на выход только

25 при наличии на их управляющих входах высокого потенциала. С рабочими входами идентичных ключей 4 и 5 соединен выход генератора эталонной частоты fo — G. Выходы ключей

2 и 5 соединены со входами логического элезо мента «ИЛИ» 8. Выходы элементов 8 и 7 со308440 и 5, управляющие входы которых соединены с выходом элемента «PI» 22, Если Л,у)0, то в течение тЛ1 на суммирующий вход «+» реверсивного счетчика импульсов 10 с выхода преобразователя 1 через 5 ключ 2, элемент «ИЛИ» 8 и схему синхронизации 9 поступит число импульсов

N = (/о+ах,) тЛ1, где х; — среднее значение х(1) в течение тЛ1 10 а на его вычитающий вход « — » с выхода генератора эталонной частоты через открытый ключ 4, элемент «ИЛИ» 7 и схему синхронизации 9 поступит число импульсов

Nl =fDTA1, Таким образом, приращение содержимого счетчика 10 за время Т (фактически счет ведется в течение тЛ„а остальное время Т вЂ” тЛ может быть использовано, например, для считывания содержимого счетчика 10) составит

N =У; — N =hÀхЛ,=схЛу, (8) где c=ab.

Поскольку в (8) значение х; является средним значением х® на отрезке времени тЛ,, влияние помехи, присутствующей в сигнале x(t), на результат вычисления существенно меньше, чем при вычислении непосредственна по точной формуле.

Если Л;у(0, то, рассуждая аналогично предыдущему с учетом того, что согласно вышеописанному в этом случае под высоким потелциалом в течение т, =Ь Л;у находится выход элемента «И» 22, т. е. открыты ключи 8 и 5, получаем

М," = т Ь, fo, М,— = Д+ ах; ) тЛ,, 40 откуда

N,— ех; Л;у =ех Л;у, т. е. и в этом случае имеем выражение, аналогичное (8) .

После и циклов Т результат N, зафиксированный счетчиком 10 (при нулевых начальных условиях, т. е. при 1=1О, N=O), составит и и

N=ZN,=сХх;Л1у (9)

1 1 50

Нетрудно видеть, что при достаточно малом

Т вЂ” таком, чтобы среднее значение x(t) в течение Т мало отличалось от его среднего значения на интервале тЛ,, что практически всегда возможно, и при выполнении естественного условия (5) формула (9) с точностью до масштабного коэффициента представляет собой интегральную сумму Стильтьеса.

Следует отметить, что первое условие при длительной работе устройства должно выполняться лишь статистически, т. к. отклонения значений N;, обусловленные его невыполнением, вносят незначительные, статистически независимые взаимно компенсирующиеся ввиду непостоянства знака отклонения результата от истинного, а условие (5) является несколько видоизмененным условием существования интеграла Стильтьеса.

Считывание результата N c разрядовых выходов счетчика 10 может быть осуществлено любым из известных способов.

При одновременном вычислении нескольких интегралов Стильтьеса с одинаковой интегрирующей функцией можно использовать одну общую часть схемы фиг. 1. фоомирующую интервалы тЛ, (элементы П вЂ” 22), а в случае применения идентичных преобразователей напряжения в частоту — также один общий генепатор эталонной частоты б и общие ключи 4,5.

Генератор 6 в случае идентичности применяемых преобразователей 1 может быть общим и при различных интегрирующих функциях.

Ясно также, что при одинаковых интегрируемых функциях общими могут быть элементы

1иб, Предмет изобретения

Аналого-цифровое устройство для вычисления интегралов Стильтьеса, содержащее соединенные между собой преобразователь напряжения в частоту, генератор эталонной частоты, двчхтактный генератор, время-импульсные преобразователи, ключи, триггеры, логические элементы, схему синхронизации и реверсивный счетчик, отличающееся тем, что, с целью повьппения точности и помехоустойчивости, в нем выход преобразователя интегрирующего напряжения в частоту и выход генератора эталонной частоты подключены через управляемые сигналами с выходов логических

"-""чтов «И» ключи, логические элементы

«ИЛИ» и схему синхронизации ко входам сложения и вычитания реверсивного счетчика; выходы двух время-импульсных преобразователей интегрирующей функции, присоединенных запускающими входами к выходам двухтактного генератора, подключены через логический элемент «ИЛИ» к единичному входу одного из триггеров, к элементу задержки импульсов и к рабочему входу ключа, управляю. щий вход которого соединен с единичным выходом упомянутого триггера; выходы ключа и элемента задержки импульсов соединены соответственно с единичным и нулевым входами второго триггера и через логический элемент неравнозначности подключены к счетному входу третьего триггера, единичный выход которого соединен со входами логических элементов

«И», подключенных вторыми входами к нулевому и единичному выходам второго триггера.

308440 ным интервалу времени между очередными запусками преобразователей 11 и 12. Благодаря этому первый импульс на выходе элемента задержки 17 появляется в момент

1тт=1О+ +T. (6) Сравнивая (3) и (6) с учетом (2) и (4), нетрудно видеть, что импульс на выходе преобразователя 12 появится позже, т. е. t ) t!, Это ясно также из следующего: если p(t) =

=const, то импульс с выхода преобразователя 11, задержанный на время Т. появился бы на выходе элемента задержки 17 одновременно с HMIIvJIbcoM на выходе преобразователя 12, запущенного на время Т позже, чем преобразователь 11. Поскольку же согласно условию

p(t.-,т- Т) )!! (t.), и теет т.)тт, и задержэнный на Т выходной импульс преобразователя

П опережает выходной импульс преобразователя 12 на величину

„, — 2 t т=,-.— т, = тп(t -т-Т) — ttg) )b (7}

Спустя воемя т„, второй импульс, поступаюи;ий непосредственно с выхода преобразозятел I 12. пDîõoäèò через логический элемент

«MPH» 14 и открытый т перь ключ 15 тт :"чипичный и,од триггера 19, устанавливая его в соответств; ющее состояние, а также — через логическич элемент нерявнозначносттт 18 — на счетный вход триггера 20, возвращая его в нулевое исходное состояние. При этом высокий потенциал снимается с левых входов элементов «И» 21 и 22, т. е. в этом состоянии их выходы, как и в исходном, находятся под низки т потенциалом.

Этот же импульс с выхода преобразователя 12 поступает также на вход элемента зэлержки импульсов 17.

Таким образом, в течение времени т„, пропорционального согласно (7) припащению функции уЮ за время от to до о+Т, выход элемента «И» 21 находится под высоким потенциалом.

Нетрудно видеть (фиг. 2), что в дальнейшем импульс с выхода преобразователя 12 (фиг. 1), поступивший на вход элемента задержки 17, играет роль первого импульса в предыдущем рассмотрении, а следующий импульс с выхода преобразователя 11, вновь запущенного спустя время T после запуска преобразователя

Пет>вьтй импульс с выхода элемента задержки 17 поступает на нулевой вход триггера 19, устанавливая го в соответствчтощее состояние (вь сокий по енциял ня левой выхо. о т шине), и чеоез логический элемент неравнознячности 18 — на счетнт.тй вход триггера 20, устанавливая его в едини тное (высокий потенттиял ня ппявой вьтхо тчой пт.тне) го той «ч (так как исходным является viлевое). Пви этом высокий потечпиял ока зт тчя ется TTo " чным на обя вх ттта потентти,".льт-ого ло и ""-ского элемента «И» 21, т. е. на его выходе уст",ã,,ÿ",ýливается с этого момента высокий потенциал.

Не-.рудно убедиться, что при переходе из од; ого ре>ки,-я в лт»-гой (от тт, )О к p ., (О и

1- т ттясбогот) описанный алгоритм работы схемы обеспечивает сохранение пропорциональности л, ите.—:ьттости тЛ: пт>ирэтттению v(t) на интервал. ft. (т — 1) T, t.,+tT с соблюдением знака (зчяк инлицируется состоянием тттттггера !9 в те ние тЛ,.; при этом, если Л;у)0, высокий потенциал поддерживаетгя в течение тЛ, на выходе элемента «И» 21, а если Л;у(0 — на вьтхолттой шине элемента «И» 22).

Рассмотрим теперь работу верхней части гхе "т (лементы — 10) фиг. 1.

Ня входы ключей 4 и 5 с выхода генератора этялонноч частоты б непрерывно поступают имтт льсьт с частотой f!.

Напряжение x=x(t), представляющее интегрир .е: т ю Фун <цию, подано на вход линейтого преобразователя 1 напряжения в частоту, так что с его выхода на рабочие входы ключей 2 и 3 непрерттвно поступают импульсы с тястотой f = fn+ 0x(f) .

Из описания работы нижней части схемы ясно, что ключи 2 — 5 нормально закрыты, причем в случае Л у)0 на время тЛ, открываются ключи 2 и 4, управлятсшие входы которых соединены с выходом элемента «И» 21, а при

Л;у(0 на это же время открывается ключи 3

12,— роль второго и.;тпульса, т. е. следующий интерва" т,, в течение которого будет поддерживаться высокий потенциал на выходе элемента «И» 21, окажется пропорциональным приращению уЯ+2Т) — у(4+Т) и т. д., т. е.

=b (у(!с+iT) — у(t!>+ (i — 1) Тт = — bЛ;у

-i (подразумевается, что у;)О).

10 Ряссу>кдая аналогично предыдущему, нетрудно показать, что в случае, есл:r у,)О, т. е. у(4+Т) (у(t ), первым поягляется импульс с выхода преобра15 зователя 12, и, спустя время т,, — импульс с выхода преобразователя 11, затержанньтй элементом задержки 17 ня время Т. B этом случае в течение т, триггер 20, как и в предыду 1 щем случае, находтттся в единично" состоянии, но теперь в единичном состоянии находится и т v.ггеч 19. т.. ппи !! I t., -iT1 (!!1<;+ (, — 1) Т1 под B!: соким поте тпиялом в течентте времени т Л т-= b )!! (t + т Т т — у (t„+ (! — ) ) Т) ) = b I h p l ня.;.одится в . .oë логического элемента «И» 22, я т," »лемет.тя «И» 21.

Если Л p=0, импульсы на вхо.ттт логического элеменя неравнознячности !8 поступают одновременно. при этом импульс на его выходе че возникает, т. е. триггер 20 остается в нуле".,o÷ состоянии (тЛ;=О), а состояние триггепя 19 т.ри . то т не и"рвет роли. т. к. оно 3 стянявливэется в ня яле каждого интервала тЛт в гоот""тстгии ст =. òë .ом Л тт (со"лястто гриня ым с: озттячениям: «О» пои Лту -"О и «!» пни л,у(0)