Патемш-техк^'^егкаябиблиотека
О П И С А Н И Е 301717
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Соватсииз
Социалистически 1
Рдслублин
gydf+
C @+
Зависимое от авт. свидетельства ¹
Заявлено 22.Х||.1969 (№ 1387144/18-24) с присоединением заявки ¹
Приоритет
Опубликовано 21.IV.1971. Бюллетень № 14
Дата опубликования описания 24,VI.1971
МПК G 06g 7/38
Номите1 ло делам изобретений и атхрытий
УДК 681.323:681.335..713 (088.8) лрн Совете Министров
СССР
Авторы изобрете.ния
ВСЕСОЮЗНДД
ttATENT5®-;.y„,- „AII
61 |БЛИО; Е (А
Л. Е. Аристова и В. В. Аристов
Институт кибернетики АН Украинской ССР
Заявитель
ЦИФРОВОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО
ДЛЯ РЕШЕНИЯ ОБЪ|КНОВЕННЪ|Х ДИФФЕРЕНЦИАЛЪНЪ|Х
УРАВН ЕН И Й (и — 1) аи 2, У(и — 2) а У)1) ° а„ у,,, аи (и) гю в регистре 8 а .Aig(n) и 1 — 1 а, 1 Ag,,, аи — 2.Лу, 1
Al (и — 1) . A I (и — 2) ...,а, Л у (1) °
Настоящее изобретение относится к области вычислительной техники и может быть использовано при решении дифференциальных уравнений высоких порядков.
В известных устройствах для решения дифференциальных уравнений частотный спектр решаемых задач невысок.
Целью настоящего изобретения является расширение функциональных возможностей устройства.
Требуемый положительный эффект достигается путем структурной реализации метода численного интегрирования в устройстве, содержащем согласующий регистр, блок динамических регистров, блок вычисления и коррекции интеграла и блок синхронизации и в котором цифровой автомат через две кодовые шины чисел двусторонне связан с согласующим регистром, выход которого соединен со входом блока вычисления и коррекции интеграла, а блок динамических регистров через коммутатор соединен со входом согласующего регистра и с блоком вычисления и коррекции интеграла.
Предлагаемое устройство изображено на чертеже.
Оно состоит из цифрового автомата 1, коммутатора 2, блока синхронизации 8, согласующего регистра 4, блока 5 вычисления и коррекции интеграла и блока б динамических регистров.
Предлагаемое устройство работает следующим образом.
Для решения численным методом дифференциального уравнения:
g(n) — F (f g(n — 1) у(и — 2) g(l) у с соответствующими начальными условиями, в начале (i+1) -го шага в регистре 7 блока динамических регистров должна находиться следующая информация (рассматривается алгоритм, соответствующий одному из возможных вариантов структуры блока вычислений и коррекций интеграла, приведенной на чертеже): в регистрах 9, 10 — соответствующие выражения для вторых и третьих разностей производных, где:
a,=М; а; a=H/24, где М; — масштабный коэффициент данной
30 производной;
301717
H — шаг численного интегрирования.
В регистре 11 записаны:
Кроме того, к началу (i+1)-ro шага цифровой автомат должен по заданному уравнению завершить вычисление у", . а„и переслать его в согласующий регистр по кодовой шине
12 числа. В начале (i+1)-го шага в блок вычисления и коррекции интеграла поступают параллельно в последовательном коде числа из согласующего регистра и из блока динамических регистров: ц . у(л> и y(+) и +1y(n) и +ay(<) и з п) в котором вычисляются произведения а на соответствующую разность для i-го шага с записью резулвжаФы в блок динамических регистров. gcgКроме того, в блоке вычисления и коррекции интеграла вычисляется проэкстраполированная на шаг разность Лу<",. > и величина корректирующей добавки 9 Л у",— М, эквивалентная уточнению по интерполяционной формуле для i-го шага.
Результат суммирования этих двух величин с последующим из блока динамических регистров значением (n — 1)-й производной представляет решение данным численным методом (а — 1)-й производной на (i+1)-м шаге, которая переписывается в регистр 11 блока динамических регистров и засылается в согласующий регистр.
Процесс считывания величины а y5 > в блок вычисления и коррекции интеграла и запись
М .у "„, > в согласующий регистр происходит одновременно по мере вычисления младшими разрядами вперед.
После окончания вычисления М„ у " вЂ, >
ЗО
45 по кодовой шине И поступает в память цифрового автомата. К этому времени цифровой автомат должен вычислить а у " > и по кодовой шине 12 переслать в согласующий регистр после очищения от М„у<"-, >
Далее процесс повторяется последовательно до вычисления Ìl.у;+ь что и будет решением для (i+1)-го шага исходного уравнения с точностью до масштабного коэффициента и методической погрешности. К тому времени в регистрах блока динамических регистров окажется вся необходимая информация для вычислений на (i+2)-м шаге, кроме значения высшей производной на (i+1)-м шаге, которое вычисляется в цифровом автомате за (+1)-й шаг по мере поступления вектора решения из блока вычисления и коррекции интеграла. Участок разгона может быть реализован путем решения уравнений в цифровом автомате на первых шагах с записью значений производных в соответствующие регистры через коммутатор. Блок синхронизации обеспечивает синхронизацию устройства блока вычисления и коррекции интеграла, блока динамических регистров, коммутатора и соответствующего регистра с цифровым автоматом.
Предмет изобретения
Цифровое вычислительное устройство для решения обыкновенных дифференциальных уравнений, содержащее цифровой автомат, например цифровую вычислительную машину, блок синхронизации, коммутатор, согласующий регистр и блок динамических регистров., отлича>ощееся тем, что, с целью расширения функциональных возможностей устройства., оно содержит блок вычисления и коррекции: интеграла, вход которого соединен с выходом согласующего регистра, вход которого через коммутатор соединен с выходом блока вычислений и коррекции интеграла, а цифровой автомат двумя кодовыми шинами двусторонне соединен с согласующим регистром.
301717
Корректор 3. И. Tapacosa
Заказ 1424(6 Изд. М 641 Тираж 473 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, )К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2
Составитель Н. С. Попов
Редактор Б. С. Нанкина Техред Л. Я. Левина
1 !
1
1
1 ! !
