Запоминающее устройство

зоовяо

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслублии

Зависимое от авт. свидетельства ¹ 206903

Заявлено 14.IV,1969 (№ 1321877/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 071Ч.1971. Бюллетень № 13

Дата опубликования описания 28Х.1971

МПК G 11с 11 i08

Комитет по делам изобретений и открытий лри Совете Министров

СССР

УДК 681.327.02(088.8) Авторы изобретения

Д. Г. Нисневич и Е. А. Чурилин

Заявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике.

Известно запоминающее устройство (ЗУ) по основном авт. св. № 206903 на трансфлюксорах, содержащее числовые шины записи «О» и «1», разрядные шины запрета «О» и «1», кодовый распределитель. Общая точка всех числовых шин записи «1» матрицы ЗУ через кодовый распределитель подключена к шинам запрета первого разряда, а выходы запретных шин каждого разряда объединены в общую точку, подключенную через кодовый распределитель к шинам «запрета» следующего разряда.

Однако такие ЗУ имеют большое число внешних по отношению к матрице проводов, идущих от общей точки выхода шин запрета каждого разряда на кодовой распределитель.

Эти дополнительные провода не связаны непосредственно с элементами памяти и обеспечивают последовательность цепи записи из шин запрета через кодовый распределитель. В результате увеличивается сопротивление цепи записи и межпроводная «паразитная» емкость, повышается требуемая мощность импульсов записи и искажается форма импульсов.

В предлагаемой схеме полноточного ЗУ на трансфлюксорах эти недостатки устранены, и она отличается тем, что все числовые шины про одят встречно через элементы памяти смежных разрядов каждого числа.

Благодаря такой прошивке концы шин запрета смежных разрядов объединяются з

5,общую точку либо непосредственно на матрице ЗУ, либо только на кодовом распределителе.

В такой схеме число дополнительных про,волов, не связанных непосредственно с эле10 ментами памяти, либо сокращается вдвое (ЗУ на двухотварст ных транафлюксорах, фиг. 1), либо полностью исключается (ЗУ на четырехотверстных трансфлюксорах, фиг. 2 и 3). Бла,годаря этому снижается «паразитная» ем16 кость монтажа, уменьшается сопротивление цепи записи и, как следствие, мощность источника импульсов записи. Надежность таких схем выше по сравнению с известными, технология изготовления проще, а себестоимость

20 ниже.

На фиг. 1 приведен вариант предлагаемого

ЗУ на двухотверстных трансфлюксорах; на фиг. 2 и 3 — схема ЗУ на четырехотверстных трансфлюксорах.

Направления положительных импульсов тока записи информации показаны стрелками.

Схема, показанная на фиг. 1, содержит соответственно запоминающее устройство на двухотверстных трансфлюксорах 1 (по строЗС кам матрицы расположены числа, а по столб300890 цам — разряды), разрядные шины 2 запрета

«1», дополнительные провода связи 3 (разрядные шины запрета «О»), числовые шины 4 записи «О», числовые шины 5 записи «1», кодовый распределитель 6.

Запись информации осуществляется в два такта. В первом такте импульс тока проходит по выбранной числовой шине 4 записи «О», осуществляя «блокировку» элементов памяти всех разрядов соответствующего числа. lO

Вторым тактом производится запись «1» («разблокировка») в соответствии с кодом, задаваемым распределителем 6. При этом импульс тока записи проходит по числовой шине 5 записи «1» и разрядным шинам запре- Io та 2 или дополнительным проводам связи 8, подключенным кодовым распределителем 6, согласно заданному коду.

На фиг. 2 приведен вариант схемы предлагаемого ЗУ на четырехотверстных транс- 20 флюксорах. Эта схема отличается от описанной выше отсутствием дополнительных проводов связи.

Она содержит собственно запоминающее устройство на четырехотверстных трансфлюк- 25 сорах 7, разрядные шины запрета «1», разрядные шины 3 запрета «О», числовые шины 4 записи «О», проходящие встречно через обе половины каждого трансфлюксора, числовые шины 5 записи «1» и кодовый распредели- 30 тель 6.

Информация представляется активным сигналом «О»: а) Логическая «1» — 10 (левая половина трансфлюксора «разблокирована», правая 35

«заблокирована»); б) Логический «О» — 01 (левая половина трансфлюксора «заблокирована», правая

«разблокирована»).

Такое представление информации условно, 4О так как схема допускает и обратное представление информации.

Запись информации осуществляется также в два такта. В первом такте импульс тока по ши не 4 осуществляет встречную «блокировку» 45 обеих половин элементов памяти всех разрядов выбранного числа. Во втором такте импульс тока, проходя последовательно по числовой шине 5 и соответственно заданному коду по разрядным шинам 2 или 8, осуществляет запись «О» или «1» соответственно.

На фиг. 3 приведен вариант схемы предлагаемого запоминающего устройства на четырехотверстных трансфлюксорах, осуществляющей запись информации путем «переблокировки» элементов памяти.

Предлагаемая схема отличается от схемы, показанной на фиг. 2, прошивкой элементов памяти одного разряда шинами подготовки, проходящими последовательно через среднюю перемычку соответствующих половин одно,,именных разрядов. Такая прошивка позволяет применять форсированный режим работы при считывании информации.

Схема содержит собственно запоминающее устройство на четырехвтверстных трансфлюксорах 7, числовые шины 5 записи «1» (разблокиров ки), разря д ные шины 2 и З,,ис пользуемые для блокировки элементов,IIBvIHTH в режиме за писи, числовые шины 4, иополь зуемые в качестве шин опроса, также используемые для «блокировки» в режиме записи. кодовый распределитель 6.

Запись информации в такое устройство осуществляется в два такта. В первом такте импульс тока по выбранной числовой шине 5 ооуществляет .разблокиров ку обеих половин элементов памяти данного числа. Во втором такте импульс тока, проходя одновременно по числовой шине 4 и согласно заданному коду по разрядным шинам 2 или 3, осуществляет блокирсвку соответствующих тюловин элементов памяти.

Предмет изобретения

Запоминающее устройство по авт. св.

М 206903, отличающееся тем, что, с целью сокращения числа проводов связи, уменьшения требуемой мощности управляющих импульсов и повышения надежности работы устройства, числовые шины пропущены встречно через нечетные и четные разряды элементов памяти каждого числа.

Фиг 3

Составитель В. М. Щеглов

Техред Т. П. Курилко Корректор Т. А. Абрамова

Редактор Л. А. Утехина

Заказ 162 656 Изд. № 506 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент»