Патент ссср 296240

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

29624Î

Йоюэ Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 25.1 1).1969 (¹ 1326910)26-9) с присоединением заявки ¹

Приоритет

Опубликовано 12.ll.1971. Бюллетеп1. ¹ 8

МПК Н 03k 3)64

Комитет по делам иаобретений и открытий при Совете 1т1иикстров

СССР

V ЯК 621 373 43(088 8) Дата опубликования описания 6.11 .1971

Авторы изобретения

В, И. Пузаненко и В. П. Стрижинюк

Заявитель

ЖДУЩИЙ ГЕНЕРАТОР BPEMEHHblX ИНТЕРВАЛОВ

Изобретение относится к импульсной технике и может быть использовано в радиоэлектронных устройствах, вырабатывающих и запоминающих временные интервалы.

Известны ждущие генераторы времен ых интервалов, содержащие синтезатор колебаний двух близких частот, каскад совпадения, каналы формирования импульсов начала и конца временного интервала.

Однако известные генераторы вырабатывают неизменные временные интервалы илп интервалы времени, меняющиеся с каждым периодом па постоянную величину, так как они привязаны к соотношению фаз генерируемых колебаний и не могут начаться в произвольный момент времени.

С целью повышения надежности запоми lания временных интервалов в предлагаемом генераторе используется принцип циркуляции каждого входного импульса по своей цепи задержки, в частности кахкдая цепь задержки содержит две последовательно соединенные ячейки, выходы ячеек каждой цепи соединены через логические схемы «ИЛИ» и «И» с соответствующим входом триггера, а выходы триггера — со входами цепей задержки.

На фиг. 1 представлена блок-схема предлагаемого ждущего генератора временных интервалов, в котором запоминается один временной интервал и генерирует два импульса на фпг. 2 — блок-схема генератора, вырабатывающего трп импульса и запоминающего два временных интервала.

Первьш вход триггера 1 (левая половица) подключен через логические элементы «ИЛИ»

2 и «И» 8 к источнику сигнала А и к выходу ячейки задержки 4, Вход кОтОрой подкл!очеп к выходу второй ячейки задержки 5, а вход ячейки задержки 5 подключен к первому вы10 ходу триггера 1 (левая половина).

Второй вход триггера 1 (правая половина) через логические элементы «ИЛИ» 6 и «И» 7 подключен и источнику сигнала А и к выходу ячейки задержки 8, вход которой подключен

15 к выходу другой ячейки задержки 9, а вход последнеи соединен со вторым выходом триггера 1 (первая половина). Выходы вторых ячеек задержек 5 и 9 соединены с логическими ячейками «И» 8 и 7 соответственно, а логи20 ческая ячейка «И» 7 дополнительно соединена с первым выходом триггера 1. Источник входного сигнала подкл1очен к логическим ячейкам «ИЛИ» 2 и 6. Оба выхода триггера 1 через логическую схему «ИЛИ» 10 присоеди25 иены к выходной клемме Б.

Исходное состояние левой половины триггера соответствует логической «единице».

С выходов вторых ячеек задержки 5 и 9 на логические ячейки «И» 8 и 7, соответственно, 30 подан разрешающий сигнал для входных от296240 рицательных импульсов, а на третий вход логической ячейки «И» 7 — запрещающий сигнал с левой половины триггера 1. Первый входной отрицательный импульс, пройдя через логические ячейки «ИЛИ» 2 и «И» 8, опрокидывает триггер 1, выходной сигнал которого открывает схему «И» 7 и одновременно запускает ячейку задержки 5, вырабатывающую первый импульс задержки, закрывающий логическую ячейку «И» 2 от попадания второго импульса на вход левой половины триггера 1. Второй входной импульс через логические ячейки «ИЛИ» 6 и «И» 7 поступает на правый вход триггера 1 и опрокидывает его. Сигнал с выхода триггера 1 запускает ячейку задержки 9, вырабатывающую второй импульс задержки, который закрывает логическую ячейку «И» 7.

Задним фронтом первого импульса задержки запускается ячейка задержки 4, вырабатывающая третий импульс задержки. Сформированный задним фронтом третьего импульса короткий импульс, пройдя через логические схемы «ИЛИ» 2 и «И» 8, опрокидывает триггер 1 в исходное состояние и вновь запускает ячейку задержки 5, а задним фронтом второго импульса задержки запускается ячейка задержки 8, вырабатывающая четвертый импульс задержки. Сформированный задним фронтом четвертого импульса короткий импульс, пройдя через логические схемы «ИЛИ» б н «И» 7, перебрасывает триггер 1 в исходное состояние ii вновь запускает ячейку задержки 9.

Таким образом, после прихода запускающих импульсов устройство переходит в режим автогенерации, воспроизводя каждый такт два импульса с временным интервалом, равным интервалу между поступившими на вход импульсами. Для точного воспроизведения временных интервалов необходимо, чтобы т +

+ тз=т +тt, где т1, т, тз и т — длительности первого, второго, третьего и четвертого импульсов задержки, соответственно. В случае неравенства суммарных времен временной интервал изменяется, увеличиваясь или уменьшаясь с каждым тактом на величину, равнупо разности суммарных времен. Если т1+тз( (т +ть то воспроизводимый интервал увеличивается и наоборот.

Генератор мгновенно входит в синхронизацию входными импульсами, если они приходят в моменты появления третьего и четвертого импульсов.

Определив закон изменения временных интервалов, при пропадании входного сигнала можно экстраполировать входную функцию по этому закону.

В генератор, вырабатывающий три импульса и запоминающий два временных интервала, добавлены ячейки 11 — 15, аналогичные ячейкам 1 — 5. Схема совпадепня «И» 18 в отличие от схемы «И» 8, имеющей два входа, и от схемы «И» 7, имеющей три входа, имеет дополнительный четвертый вход, к которому подключается выход правой половины триггера 1 для защиты от попадания на вход триг20 гера 16 второго импульса. Левый вход триггера 16 подключается параллельно левому входу триггера 1, а защита правого входа триггера от попадания первого импульса осуществляется подключением выхода левой по25 ловины триггера 16 ко входу схемы совпадения «И» 18.

Логическая ячейка «ИЛИ» 10 имеет также три входа. Для увеличения числа генерируемых импульсов необходимо к схеме добавить

30 соответствующее число ячеек, аналогичных ячейкам 11 — 15, и подключить пх аналогично названным, причем число входов у каждой последующей ячейки «И» должно увеличиваться на единицу, а схема «ИЛИ» 10 должна

З5 иметь соответствующее число входов.

Предмет изобретения

/Кдущий генератор временных интервалов, состоящий из п цепей задержки и переклю40 чающих элементов, отличсиощийся тем, что, с целью повышения надежности запоминания временных интервалов, каждая цепь задержки содержит две последовательно соединенные ячейки задержки, выходы ячеек каждой

45 цепи соединены через логические схемы

«ИЛИ» и «И» с соответствующим входом триггера, а выходы триггера соединены со входами цепей задержки, 296240

Фиг. 2

Редактор T. И. Морозова

Заказ 795/11 Изд. № 370 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4i5

Типография, пр. Сапунова, 2

Составитель Г. Челей

Текред Л. Л. Евдонов

1",орректоры: Е, Ласточкина и В. Петрова