Схема коммутации арифметического устройства

ОПИСАНИЕ

ИЗОБР ЕТЕНИ Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 28.Ч.1968 (№ 1243537!18-24) с присоединением заявки №

Приоритет

Опубликовано 10.1Х.1969. Бюллетень № 28

Дата опубликования описания 29.1.1970

Кл. 42птз, 7!52

МПК G 061

УДК 681.325.57 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

P. Е. Глух и Б. Ф. Гладунов

Заявитель

СХЕМА КОММУТАЦИИ АРИФМЕТИЧЕСКОГО УСТРОЙСТВА

Предложение относится к области вычислительной техники и предназначено для сокращения времени умножения чисел на ЭЦВМ.

Известна схема коммутации арифметического устройства, которая содержит схему запрета операции сложения при умножении в случаях нулевого значения соответствующего разряда множителя, причем выигрыш во времени умножения пропорционален числу нулей в коде множителя, Предложенная схема коммутации арифметического устройства отличается тем, что с целью повышения быстродействия устройства схема анализа содержания множителя соединена по входам с выходами всех разрядов регистра множителя, а по выходам — со входами переключателя команд умножения, выходы которого соединены со схемой запрета операции сложения и с преобразователем кода множителя в дополнительный код; схема от. личается также тем, что с целью упрощения схемы анализа содержания множителя последняя содержит выполненные на схемах переключателей тока схемы «И» с прямыми и инверсными выходами, а также суммирующие ,резисторы и диодно-регенеративную схему, причем один из суммирующих резисторов соединен с диодно-регенеративной схемой и прямыми выходами схем «И», а другой — с диодно-регенеративной схемой и инверсными выходами схем «И», Это позволяет повысить быстродействие арифметического устройства и в том случае, если в коде множителя содержится малое число нулей, так как в этом случае выполняется

5 операция вычитания из множимого произведения множимого на дополнительный код множителя.

Схема коммутации арифметического устройства изображена на чертеже.

Она содержит регистр множителя 1; схему анализа содержания множителя 2, которая, в свою очередь, содержит выполненные на схемах переключателей тока схемы «И» 8, сумми15 рующие резисторы 4 и 5 и диодно-регенеративню схему б; переключатель 7; схему запрета операции сложения 8; преобразователь 9 кода множителя в дополнительный код и шины управления 10.

20 Схема коммутации работает следующим образом.

Схема 8 по сигналу опроса (вход 10) анализирует соотношение количества нулей и единиц одновременно во всех разрядах регистра

25 множителя 1. При этом через резистор 4 коллекторное питание подается на все левые триоды схем 8, обеспечивающие инверсные выходы этих схем, а через суммирующий резистор 5 — на все правые триоды схем 8, обес30 печивающие их прямые выходы. Суммарное напряжение на резисторах 4 и 5, обусловлен251933 ное разностью общих коллекторных токов прямых и инверсных выходов схем 8, подается на вход диодно-регенеративной схемы б.

Если в регистре множителя количество нулей больше или равно количеству единиц, то падение напряжения на резисторе 4 больше или равно падению напряжения на резисторе

5, и диодно-регенеративная схема б выдает через переключатель 7 сигнал на схему запрета сложения 8, т. е. запускает программу умножения множимого на множитель.

Если в регистре множителя единиц больше, чем нулей, то падение напря>кения на резисторе 5 больше, чем на резисторе 4, и схема б через переключатель 7 выдает сигнал на преобразователь 9, запуская программу вычитания из множимого произведения множимого на дополнительный код множителя.

Предмет изобретения

1. Схема коммутации арифметического устройства, содержащая схему запрета операции сложения, преобразователь кода множителя в дополнительный код, переключатель команд умножения и схему анализа содержания мно>кителя, отличающаяся тем, что, с целью повышения быстродействия арифметического

5 устройства, схема анализа содержания множителя соединена по входам с выходами всех разрядов регистра множителя, а по выходам — со входами переключателя команд умножения, выходы которого соединены со схе10 мой запрета операции сложения и с преобразователем кода множителя в дополнительный код.

2. Схема коммутации по п. 1, отличающаяся тем, что, с целью упрощения схемы анализа

1S содержания множителя, последняя содержит выполненные на схемах переключателей тока схемы «И» с прямыми и инверсными выходами, а также суммирующие резисторы и диодно-регенеративную схему, причем один из сум20 мирующих резисторов соединен с диодно-регенеративной схемой и прямыми выходами схем «И», а другой — с диодно-регенеративной схемой и инверсными выходами схем «Н».

251933

Составитель В. В. Игнатущенко

Редактор Л, А, Утехина Техред А. А. Камышникова Корректор Т. А. Абрамова

Заказ 19/15 Тираж 480 Подписное

Е1НИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва %-35, Раушская наб., д. 4i5

Типография, пр. Сапунова, 2