Устройство для умножения двух я-разрядных чисел
2220ll
ОПИСАН И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
«%Уу .„
Зависимое от авт. свис!етельства М
1с,л. 42m>, 7j52
Заявлено 20.11.1967 (№ 1135766/26-21) с присоединением заявки М
Приоритет
Опубликовано 17.Ъ II.1968. Вюллстеиь М 22
МПК G 06f
УДК 681.325.57(088.8) Комитет по делим изобретений н открытий прн Совете Министров
СССР
Дата опубликования описания 26,1Х.1968
Автор изобретения
В. А. Левицкий
Заявитель
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВУХ п-РАЗРЯДНЬ1Х ЧИСЕЛ
Известны устройства для умножения двух и-разрядных чисел, содержащие регистры множимого и множителя с цепями сдвига, схемы совпадения и 2п-разрядный параллельный сумматор.
Предложенное устройство отличается от известных тем, что первые входы схем совпадений, формирующих младшие разряды частичных произведений, подключены к единичным выходам Всрх разрядов регистра х!Ножителя, кроме стар.пего разряда, вторые входы этих схем совпадений объединены и связаны с единичным выходом младшего разряда регистра множимого через схему совпадения, второй вход которой подключен к шине тактовых импульсов.
Такое соединение позволит упростить конструкцию устройства и повысить его надежность.
На чертеже представлена структурная схема предлагаемого устройства. Схех!а содержит 1 — и-разрядный регистр множимого с цепями сдвига кода на один разряд вправо, 2 — n-разрядный регистр множителя с цепями сдвига кода на один разряд влево, 8 — 2n-разрядный параллельный своичный сумматор, 4 — цепь выдачи (из узла управления) такговых импульсов передачи частичного произведения в сумматор 8, 5 — схему совпадений, один вход !сод орог! подключен к с Ièíè÷íîìó выходу триггера старшего разряда регистра 2, а другой — к цепи 4, б — схему совпадений, один вход которой подключен к единичному выходу триггера младшего разряда регистра
1, а другой — к цепи 4, 7 — и-схем совпадений, первые входы которых подключены к единичным выходам триггеров всех разрядов регистра 1, вторые входы — к выходу схемы совпадений 5, а выходы схем совпадений — к входам старших разрядов (от и-ro до 2n—
1-го) сумматора 8, 8n — 1 схем совпадений, первые входы которых подключены к единичным выходам триггеров всех разрядов регистра 2 (кроме самого старшего), все вторые входы — к выходу схемы совпадений б, а выходы этих схем совпадений — к входам младших (от 1-го до n — 1-го) разрядов сумматора 8.
Устройство работает следующим образом, 20 После введения в регистры 1 и 2 кодов соп ожителс!! при поступлении по цепи 4 тактового импульса выполняется передача кода регистра 1 в старшие разряды сумматора 8, если в старшем разряде регистра 2 записана
«1» и передача кода регистра 2 (кроме самого старшего разряда) в младшие разряды сумматора, если в младшем разряде регистра
1 записана «1». Во время выполнения суммирования в сумматоре 8, осуществляются сдви30 ги кода (в регистре 1 — на один разряд впра222011
25
40 во а в регистре 2 — на один разряд влево), При этом в старшем разряде регистра 1 и младшем разряде регистра 2 устанавливаются «нули». Далее при приходе по цепи 4 следующих тактовых импульсов описанные операции повторяются либо до тех пор, пока хотя бы в одном из регистров 1 и 2 не окажется код, состоящий из одних «нулей», либо и раз.
Поскольку после каждого сдвига в регистрах 1 и 2 в оставшихся в гп1х кодах устанавливается обязательно по одному «нулю», которые пото I «продвигаются» по этим регистрам, то максимально возможнОе число «åäèниц» в коде у каждого послсду1ощему частичного произведения окажется tla два меньше, чем у предыдущего.
Объяснение действия устройства основано на замене используемого в известных устройствах «ромба» (получаемого при выписыват1и1 всех частичных произведений, образуемых в ка>кдом такте, без их суммирования, но с учетом их сдвигов) эквивалентным ему с точки зрения результата «треугольником».
Пусть, например, осуществляется умножение двух четырехразрядных двоичных чисел
ABCD (множимое) и abed (множитель).
Тогда для известных устройств с направлениями сдвигов в регистрах множимого и множителя, одинаковыми с показанными на чертеже, «ромб» имеет вид:
Такты
1 Аа
3
Ва Са Da
АЬ Bb Cb Db
Ас Вс Сс Dc
Ad Bd Cd Dd
«Треугольник» для предлагаемого устройства имеет вид:
Такты
1 Аа Ва
2 Ab
Са .Оа Db Dc Dd
Bb Cb Cc Cd
3 Ас Вс Bd
4 Ad
Следует отметить, что в результате cHTHìåòpuu «треугольника» относительно его среднего сголбца фактически безразлично, который пз регистров 1 и 2 (см. чертеж) считать регистром хшожимого и который регистром множителя, при условии, что старшие и разрядов частичных произведений формируются схемами совпадений, подкл1оченными к тому регистру, у которого предусмотрены цепи сдв;IIH кода вправо, а младшис n — 1 разрядов частичных произведений формируются с. емамп совпадений, подключенными к разрядам (кро:.1е самого старшего) того регистра, у которого предусм02рспы цслп сдвига кода влево.
Если осуществляется у IHoжсние дв х и-.:H"-1 рядпых чисe;I с Окpугл011ием пропзве т Hия до и значащих цифр, то рсдлагасмое у tpOTlcT— е30 упрощается и;1см исключения 51злпц1них
n — и разрядов сумматора 8 и n — к схем совпадсний 8, формирующ11х самые младшие разряды части шых произведений.
Предмет изобретения
Улройство для умножения двух и-разрядных чисел, содержащее рег11стры множимого и AIHoit(HTOля с цепях!и сдвига, схемы совпаде11ия и 2и-разрядный Itараллельный c 5 2 1ма тор, ог,2ичаюи1ееся тем, что, с целью повышения
11адежпосl H H упрощения конструкции, первые входы схем совпадений, формиру;ощих младшие разряды частичных произведений, подкл1очены к единичным 5ыходам всех разрядов регистра множителя, кроме старшсг0 разряда, вторые входы этих схем совпадений объеди.1сны и связаны с единичны;,I выходом младшего разряда регистра ilножимого через схему совпаден5111, HTopoll 15. (DJ, которой 510дключен к шипс тактовых импульсов.
222011
Ъ Й (3
Составитель Л, В. Скобелева
Ре,тактор Е. Г, Кравцова Техред Р. И. Новикова Корректор Л. В. Наделвева
Заказ 2711i15 Тира;к 530 Подписное
Ll1-111ИП11 /(омптета по делам изобретении и открытий при Совете Министров СССР й1осква, 1.1ентр, пр. Серова, д. 4
Типография, гр. Сапунова, 2
