Дешифратор множителя
222007
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 24.IV.1967 (№ 1151326/26-24) 1iл. 42m:I, 7(00
42m 1, 7 52 с присоединением заявки №
Комитет по делам изобретений и открытий при Совете Министров
СССР
Приоритет
Опуб.1иковано 17.VII 1968. Бюллетень М 22
Дата опубликования описания 26.IX.1968
МПК С 06f
G 06f
УДК 681.325.57:681. .325.53(088.8) Автор изобретения
И. И. Бодягин
Заявитель
ДЕШИФРАТОР МНОЖИТЕЛЯ за алгоритма работы двухразрядного дешифратор а.
Известно, что образование переноса в следующий цикл будет проис. одить в следующих двух случаях: одновременно с выработкой сигнала частного произведения М нли при переполнении двух анализируемых разрядов множителя в результате учета переноса из предыдущего цикла.
Последний случай реализуется в дешифраторе с помощью упрощенного сумматора 1, который складывает за цикл единичный сигнал с последовательным двоичным кодом.
Схема работает следующим образом.
После подачи входных сигналов на выходах дешифратора образуется результат, соответствующий частному произведению. В случае образования сигнала переноса последний запоминается в ячейке 8 и добавляется в следу20 ющем цикле к старшим разрядам, Дешифратор множителя, содержащий сум25 матор, двухразрядный дешифратор множителя и ячейку запоминания переноса, от,1ичато1 и1ийсл тем, что, с целью упрощения устройства, выход «результат» сумматора соединен со входом дешифратора, соответствующий выход
30 которого соединен с одним входом ячейки
Предлагаемая схема дешифратора множителя может использоваться в цифровых вычислительных машинах, в которых одновременно применяется умножение на два разряда множителя в каждом цикле умножения при раооте в дополнительном двоичном коде.
Дсшифраторы множителя известны.
Предложенный дешифратор множителя отличается тем, что выход «результат» сумматора соединен с входом дешифратора, соответствующий выход которого соединен с одним входом ячейки запоминания переноса, второй вход которой соединен с выходом «перенос» сумматоpà, а выход ячейки запоминания переноса соедтшен с одним из входов сумматора.
Предложен 1ый дешифратор множителя обладает тем преимуществом, что в нем дешифрация частны, произведений и учет переноса из каждой предыдущей пары разрядов множителя производятся раздельно, в результате чего упрощается его функциональная схема.
Н3 1сптехкс изображена б лок-схема II pc. 1ложе lноlо дешифратора.
Схема содержит упрощенный сумматор 1, собственно дешифратор 2, ячейку 3 запоминания переноса.
Эта схема основана на результатах аналиПредмет изобретения
222007
Составитель Б. С. Шкрабов
Редактор Е. Г. Кравцова Техред Р. M. Новикова Коррсктор С. А. Башлыкова
Заказ 2711/11 Тираж 530 Подписное
Ц1111ИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типографил, пр. Сапунова, 2 запоминания переноса, второй вход которой соединен с выходом «перенос» сумматора, а выход ячейки запоминания переноса соединен с одним из входов сумматора.
