Устройство цикловой синхронизации в системах

Авторы патента:

H03M7/04 - в двоичной системе счисления

ОП ИСАНИ Е

Союз Советских

Социалистикеских

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства Ле

Кл. 21а<, 13/03

Заявлено 27.Х1.1967 (№ 1199989/26-9) с присоединением заявки М

Приоритет

Опубликовано ОЗ.II.1969. Бюллетень ¹ 7

МПК Н 04i

4 ДК 621.394.662.2 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Дата опубликования описания 20Л I.1969

Авторы изобретсш1я

И. А. Мизин, Л. С. Уринсон, М. Е. Медведев и В. Н. Баев

Заявитель

УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ В СИСТЕМАХ

ПЕРЕДАЧИ ДАННЫХ

Изобретение относится к области перелачи цифровой информации.

Известны устройства цикловой синхронизации в системах передачи цифровой информации, обеспечивающие формирование фазирующей комбинации на передаче и дешифрацию фазирующей комбинации на приеме.

В таких устройствах количество разрядов, вхолящих,в состав фазирующей комбинации, должно выбираться достаточно большим (8 вЂ” 10% от длины информационного сообщения) лля обеспечения требуемой надежности с прелеления фазирующей комбинации на приеме. Это снижает эффективную скорость передачи информации и усложняет формирователь фазирующей комбинации передатчика и ее дешифратор в приемнике.

Предлагаемое устройство отличается тем, что на передающем конце канала межлу преобразователем двоичного кола в модифицированную биполярную импульсную последовательность и формирователем включен преобразователь смены полярности импульсов. На приемном конце канала на выходе схемы выделения ошибки и преобразователя модифицированной биполярной последовательности в двоичные сигналы включен дешифратор фазирующей комбинации. Это увеличивает эффективну1о скорость передачи и уменьшает вероятность ложного определения начала со.",бщения.

В устройстве используется то свойство мо, дифицированной биполярной передачи, которое позволяет обнаруживать часть ошибок в принимаемой информации,,возникающих из-за несоответствия мс:1<л1 пол я рностю1и и ре I Biñствующей и последующей двоичных елиииц исхолной Лвоичнон информацин в каждой из двух последовательностей молифицированной биполярной перелачи, Определение начала сообщения производитс51 введением в исходную двоичную информациîHiióþ последовательность признака нача,ла сообщения; преобразованием этой последовательности в послеловательность молифицированной биполярной передачи; сменой правил преобразования двоичной информации в 110слсловательность молифицированной биполярной передачи; дешифрацией признака на ала сообщения li определенного вила ошибок в принимаемой последовательности.

Блок-схема устройства приведена на чертеже.

2б На переЛающсм конце исходные Лвои гныс информационные сообщения 1, в начале каждого из которых имеется фазирующая комбинация, состоящая из двух единиц, поступают на преобразователь 2 двоичного кода,в моли30 фициров-иную биполярную импульсную по236513! 1

L 1

1 0рр tä op О. И. Попова

1схрсд Л. Я. Левина

Редактор О. Филиппова.заказ 1172,12 1 ира>к 480 Подписио

11НИ1111И комитета по делам изоорстспип и открыгий прп Со гстс Мипист ров ССС1з

Москва, Цситр, пр. (срока, д. 4

Типографии, пр. Сапунова, 2 с, едовательHOOTb. Прсобразовател1. OO.T ) HI.:IT узлы 3 и 4 разделения исходной информационной последовательности на две Hoc;Ic;IOHarc;IHности 5,и 6 и узлы преобразования 7 и 8, имеющие по два выхо,да 9 и 10.

Каждая из двух .последовательностей 5 и 6 прссбразуется так, что каждая последующая двои рная единица выдается по другому выходу относителы|о предшествующей.

C,выходов 9 и 10 двоичные единицы посту1га от а преобразователь 11 смены полярности пмп льсов состоящий из двух уз.IOB 12 и

13 смены правил преобразования информации, которая производится на границе сообщений в последователь ностях 5 и 6. амвон IHHIp. единицы с выхода узла 12 передаются импульсами одной полярности (например, плюсом). а с выхода узла 13 вЂ” импульсами противоположной полярности (например, минусом) .

При поступлении на узлы 12 и 13 фазирующей комбинации, состоящей из последовательностей 5 и 6, и сигнала 14 об изменении правила преобразования на границе сообщений производится смена правил преобразования так, что двоичные единицы с выхода узла

12 начинают передаваться импульсами отрицательной полярности, а с выхода узла 13вЂ” импульсами положительной полярности. Четкое преобразование импульсов производится прп каждом поступлении этих сигналов (последовательностей 5 вЂ” 6 и сигнала 14) .

С выхода преобразователя 11 сигналы поступают на формирователь 15 и далее в канал связи 16. Формирователь 15 преобразует оба сигнала в модифицированный опполярный сигнал.

На приемном конце последовате IhHocT6 сигналов 17 модифицированной биполярнof> передачи поступает на преобразователь 18 модифпцпрованной биполярной последовательности, состоящий из узлов 19 и 20 разделения принимаемой последовательности на две 21 и

22. С вь|ходов преобраз, вателя 18 сигналы подаются на устройство 23, содержащее узлы

24 и 25 обнаружения в каждой из последовательностей 21 и 22 ошибок, получающихся на гран;ще сообщений за счет смены правил преобразования.

Полученные ошибки с выхода устройства 23 поступают на дешифратор 26, настроенный на фазирующую комбинаци|о и ошибк определенного вида. При наличии в информационном сообщении фазирующей комбинации с выхода

1 27 дешифратора выдается сигнал начала фазирующей комбинации.

Предмет изобретения

Устройство цикловой синхронизации в си20 стемах передачи данных, содержащее на передающем конце канала преобразователь двоичного кода в модифицированную оиполярную импульсную последовательность и формирователь, на приемном конце вЂ” преобразователь

2о модифицированной биполярной последовательности в двоичные сигналы и схему выделения ошибки, отличающееся тем, что, с целью увеличения эффективной скорости передачи и уменьшения вероятности ложного определения

30 начала сооощения, на передающем конце канала между вышеупомянутыми преобразователем двоичного кода в модифицированную биполярную импульсную последовательность и формирователем включен преобразователь

35 смены полярности импульсов, а на приемном конце канала на выходе схемы выделения ошибки и преобразователя модифицированной биполярной последовательности в двоичные сигналы включен дешифратор фазпрующей

40 комбинации.

Устройство цикловой синхронизации в системах

Устройство для преобразования v-кода в двоичнб1й код // 217062

Патент 206902 // 206902

Устройство для перекодирования двоичного кода // 204020

Устройство для интегрирования функций в двоично-десятичном циклическом коде // 203321

Патент 194420 // 194420

Патент 174839 // 174839

Способ преобразования двоичного /г-разрядного кода // 165599

Способ преобразования полного двоичного х-разрядного кода // 165598

Устройство для преобразования двоичного кода в кольцевой // 149626

Кодирующий времяимпульсный преобразователь // 2141721

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Времяимпульсный квадратичный преобразователь // 2149449

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Устройство для декодирования двоичных кодов хемминга // 2161369

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Способ формирования преобразованных аргументов аналоговых сигналов (0j)i и (0j+1)i сквозного параллельного переноса f( ) для преобразования позиционно-знаковых аргументов аналоговых сигналов ±[nj]f(+/-) в условной "i" зоне минимизации и функциональная структура для его реализации (варианты) // 2420868

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Способ формирования сквозного последовательного переноса в процедуре логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2420869

Способ активизации аргумента (0j+1 )i аналогового сигнала условно «j+1» разряда и аргумента (0j )i аналогового сигнала условно «j» разряда сквозного последовательного переноса f1,2( )±0 для преобразования структуры позиционно-знаковых аргументов ±[nj]f(+/-) аналоговых сигналов в условной «i» «зоне минимизации» в минимизированную позиционно-знаковую структуру ±[nj]f(+/-)min аналоговых сигналов и функциональная структура для его реализации (варианты русской логики) // 2425441

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2428738

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств в позиционно-знаковых кодах

Функциональная структура процедуры преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429564

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Функциональная структура логико-динамического процесса преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429565

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1\+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2443052

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])