Патент ссср 206902

Авторы патента:

H03M7/04 - в двоичной системе счисления

2О6962

Союз Соватокик

Социзлиотичеокиз

Рвопублик

Зависимое от авт. свидетельства J¹

Заявлено 23.Х1.1965 (№ 1038706i26-24) Кл. 42пт, 14 с присоединением заявки №

Приоритет

МПК 6 06f

УДК 681.142.07:53.087. .92 (088.8) Комитет по делам изобретеиий и открытий при Совете Миииотрое

СССР

Опубликовано 08.Х11.1967. Бюллетень М 1

Дата опубликования описания 20.11.1968

Автор изобретения

В. В. Меркуль

Заявитель

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В КОД ПЕРФОКАРТ

Известны преобразователи двоичного кода в код перфокарт, содержащие постоянное запоминающее устройство, дешифратор четных сочетаний, токовые ключи и логические элементы.

Предложенный преобразователь отличается от известных тем, что входы подключенных через токовые ключи к шинам запоминающего устройства дешифраторов адреса соединены с триггерами символа, соотвегствующими битам «б4», «8», «4», «2» и «1» двоичного кода, причем выходные обмотки двух вспомогательных магнитных сердечников запоминаюшего устройства, пронизанных шинами, проходящими соответственно через четное или нечетное число позиционных сердечников и выходы триггера символа, соответствующих битам «82» и «1б» двоичного кода, подключены ко входам дешифратора четных сочетаний, выходы которого через собирательную схему соединены с шиной нулевой позиции преобразованного кода.

Это позволило упростить схему устройства.

Схема преобразователя приведена на чертеже.

На триггерах 1, соответствующих битам «1», «2» и «4», «8» двоичного кода строятся два дешифратора по четыре выхода каждый при помощи схем совпадения 2. Дешифратор, построенный на триггерах 1, выражающих биты

«1» и «2» двоичного кода, выдает сигналы на одну группу элементов выборки 8, а дешифратор, построенный на триггерах 1, выражающих биты «4» и «8» двоичного кода, выдает сигналы на две группы элементов выборки4и5.

Элементы выборки 8 возбуждаются при совпадении сигналов с дешифратора и сигнала «опрос преобр. кода», возбуждение элемен10 тов выборки 4 и 5 осуществляется в зависимости от состояния «распределительного триггера» 1, соответствующего бите «б4» двоичного кода, при единичном состоянии данного триггера, возбуждаются элементы .выборки 4, при

15 нулевом вЂ” элементы выборки 5.

Распределение возбуждения элементов выборки 4 и 5 осуществляется от формирователей б и 7, на входы которых заводятся выходы распределительного триггера 1. Таким

20 образом, при наличии любого кода на триггерах символа 1, участвующих в преобразовании кода в качестве «адресного регистра», возбуждается один элемент выборки 8 и один из элементов выборки 4 или 5, и опрашиваю25 щий ток пройдет через одну пз 82 шин, пронизывающи.; магнитные сердечники 8. Через сердечники 9 или 10 проходят шины, пронизывающие четное или нечетное количество сердечников, выражающих 1, 2, 8, 4, 5, б, 7, 30 8 и 9 позиций перфокарты. Выходы с сердеч206902

Предмет изобретения

Составитель А. А. Маслов

Редактор Е. В. Семанова Техред Л. Я. Бриккер

Корректоры: 3. И. Тарасова и Г. И. Плешакова

Заказ 4690/19 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 ников 9 и .0 и выходы триггсроз 1, выража!ощих биты «1б» и «82» двоичного кода, поступают на дешифратор четности преобразованного кода, построенный на схемах совпадения.

Выходы с элементов 11 объединяются при .помощи сборки 12 и соединяются с шиной, выражающей нулевую позицию перфокарты.

Преобразователь двоичного кода в код перфокарт, содержащий постоянное запоминающее устройство, дешифратор четных сочетаний, токовые ключи и логические элементы, отличающийся тем, что, с целью упрощения с .Смы, в содь! подкл!о:IcHHLIx чсрсз Оковы( ключи к шинам запоминающего устройства дешифраторов адреса соединены с триггера. ми символа, соответствующими битам 64, 8„

4, 2 и 1 двоичного кода, причем выходные обмотки двух вспомогательных магнитных сердечников запоминающего устройства, пронизанных шинами, проходящими соответственно через четное или нечетное число позиционN ных сердечников, и выходы триггеров символа, соответствующих битам 32 и 16 двоичного кода, подключены ко входам дешифратора четных сочетаний, выходы которого через собирательную схему соединены с шиной ну15 левой позиции преобразованного кода.

Устройство для интегрирования функций в двоично-десятичном циклическом коде // 203321

Патент 194420 // 194420

Патент 174839 // 174839

Способ преобразования двоичного /г-разрядного кода // 165599

Способ преобразования полного двоичного х-разрядного кода // 165598

Устройство для преобразования двоичного кода в кольцевой // 149626

Устройство для преобразования угла поворота в комплектный код со статическим магнитным съемом // 128051

Устройство для преобразования бинарного кода в новый код, нечувствительный к изменению полярности или фазы сигнала на 180о // 112125

Способ передачи дискретных сигналов // 111350

Кодирующий времяимпульсный преобразователь // 2141721

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Времяимпульсный квадратичный преобразователь // 2149449

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Устройство для декодирования двоичных кодов хемминга // 2161369

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Способ формирования преобразованных аргументов аналоговых сигналов (0j)i и (0j+1)i сквозного параллельного переноса f( ) для преобразования позиционно-знаковых аргументов аналоговых сигналов ±[nj]f(+/-) в условной "i" зоне минимизации и функциональная структура для его реализации (варианты) // 2420868

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Способ формирования сквозного последовательного переноса в процедуре логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2420869

Способ активизации аргумента (0j+1 )i аналогового сигнала условно «j+1» разряда и аргумента (0j )i аналогового сигнала условно «j» разряда сквозного последовательного переноса f1,2( )±0 для преобразования структуры позиционно-знаковых аргументов ±[nj]f(+/-) аналоговых сигналов в условной «i» «зоне минимизации» в минимизированную позиционно-знаковую структуру ±[nj]f(+/-)min аналоговых сигналов и функциональная структура для его реализации (варианты русской логики) // 2425441

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2428738

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств в позиционно-знаковых кодах

Функциональная структура процедуры преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429564

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Функциональная структура логико-динамического процесса преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429565

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1\+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2443052

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])