Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1\+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты)

$Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1\+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты)$

Авторы патента:

Петренко Лев Петрович (UA)

H03M7/04 - в двоичной системе счисления

Владельцы патента RU 2443052:

Петренко Лев Петрович (UA)

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n_i]f(-1\+1,0,…+1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»U_kf([m_i]). Техническим результатом является повышение динамического диапазона аналогового сигнала управления. В одном из вариантов структура реализована на логических элементах И, ИЛИ, ИЛИ-НЕ, НЕ. 3 н.п. ф-лы.

Текст описания приведен в факсимильном виде.

1. Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[n_i]f(-1\+1,0,…+1) «дополнительный код» в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[n_i]f(2ⁿ) с применением арифметических аксиом троичной системы счисления f(+1,0,-1), которая включает логическую функцию f₁(&)-НЕ, отличающаяся тем, что введены дополнительные логические функции f₁(}&)-ИЛИ-НЕ, f₂(}&)-ИЛИ-НЕ, f₁(&)-И, f₂(&)-И и f₁(})-ИЛИ, а функциональные связи логических функций в структуре преобразователя выполнены в соответствии с математической моделью вида

где - логическая функция f₁(&)-И; - логическая функция f₁(})-ИЛИ;
- логическая функция f₁(}&)-ИЛИ-НЕ;
«=&₁=» - логическая функция f₁(&)-НЕ изменения активности входных аналоговых сигналов.

2. Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[n_i]f(-1\+1,0,…+1) «дополнительный код» в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[n_i]f(2ⁿ) с применением арифметических аксиом троичной системы счисления f(+1,0,-1), которая включает логическую функцию f₁(&)-НЕ, отличающаяся тем, что введены дополнительные логические функции f₁(}&)-ИЛИ-НЕ, f₁(})-ИЛИ, f₁(&)-И-НЕ, f₂(&)-И-НЕ и f₃(&)-И-НЕ, а функциональные связи логических функций в структуре преобразователя выполнены в соответствии с математической моделью вида

где - логическая функция f₁(&)-И-НЕ.

3. Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[n_i]f(-1\+1,0,…+1) «дополнительный код» в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[n_i]f(2ⁿ) с применением арифметических аксиом троичной системы счисления f(+1,0,-1), которая включает логическую функцию f₂(&)-НЕ, отличающаяся тем, что введены дополнительные логические функции f₁(})-ИЛИ, f₁(&)-И, f₁(}&)-ИЛИ-НЕ, f₂(}&)-ИЛИ-НЕ, f₁(&)-НЕ и f₂(})-ИЛИ, а функциональные связи логических функций в структуре преобразователя выполнены в соответствии с математической моделью вида

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками.

Функциональная структура процедуры преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429564

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n ).

Функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2428738

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств в позиционно-знаковых кодах. .

Способ активизации аргумента (0j+1 )i аналогового сигнала условно «j+1» разряда и аргумента (0j )i аналогового сигнала условно «j» разряда сквозного последовательного переноса f1,2( )±0 для преобразования структуры позиционно-знаковых аргументов ±[nj]f(+/-) аналоговых сигналов в условной «i» «зоне минимизации» в минимизированную позиционно-знаковую структуру ±[nj]f(+/-)min аналоговых сигналов и функциональная структура для его реализации (варианты русской логики) // 2425441

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Способ формирования сквозного последовательного переноса в процедуре логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2420869

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания.

Способ формирования преобразованных аргументов аналоговых сигналов (0j)i и (0j+1)i сквозного параллельного переноса f( ) для преобразования позиционно-знаковых аргументов аналоговых сигналов ±[nj]f(+/-) в условной "i" зоне минимизации и функциональная структура для его реализации (варианты) // 2420868

Устройство для декодирования двоичных кодов хемминга // 2161369

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами. .

Времяимпульсный квадратичный преобразователь // 2149449

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень. .

Кодирующий времяимпульсный преобразователь // 2141721

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах.

Преобразователь двоично-десятичного кода 8-4-2-1 в код 5-4- 2-1 // 2037268

Изобретение относится к вычислительной технике. .

Способ преобразования позиционно-знаковых структур +[ni]f(2n) и -[ni]f(2n) аргументов аналоговых сигналов в структуру аргументов аналоговых сигналов ±[ni]f(2n) - "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1, 0, -1) (варианты русской логики) // 2455760

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления, арифметических устройствах, которые реализуют различные арифметические процедуры над аргументами, имеющих позиционно-знаковую структуру аргументов аналоговых сигналов

Способ преобразования структуры аргументов аналоговых логических напряжений «-/+»[mj]f(+/-) - "дополнительный код" в позиционно-знаковую структуру минимизированных аргументов логических напряжений ±[mj]f(+/-)min и функциональная структура для его реализации (варианты русской логики) // 2502184

Изобретения относятся к вычислительной технике и могут быть использованы для построения арифметических устройств и выполнения арифметических процедур над входными условно отрицательными аргументами аналоговых сигналов и преобразования их в позиционно-знаковую структуру аргументов «дополнительный код» с применением арифметических аксиом троичной системы счисления для последующего суммирования с другими аргументами аналоговых сигналов слагаемых в позиционном формате. Техническим результатом является расширение динамического диапазона преобразования аргументов и увеличение быстродействия при выполнении арифметических преобразований в позиционно-знаковом сумматоре и умножителе. В одном из вариантов преобразователь реализован с использованием логических элементов И, ИЛИ. 7 н.п.ф-лы.

Способ преобразования «-/+»[mj]f(+/-) → ±[mj]f(+/-)min структуры аргументов аналоговых логических сигналов «-/+»[mj]f(+/-) - "дополнительный код" в условно минимизированную позиционно-знаковую структуру аргументов ±[mj]f(+/-)min троичной системы счисления f(+1,0,-1) и функциональная структура для его реализации (варианты русской логики) // 2503123

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств. Техническим результатом является увеличение быстродействия и расширение динамического диапазона преобразования. В одном из вариантов функциональная структура реализована на логических элементах И, ИЛИ, НЕ. 5 н.п. ф-лы.

Способ формирования в "k" "зоне минимизации" результирующего аргумента +1mk сквозной активизации f1( 00)min → +1mk для преобразования в соответствии с арифметическими аксиомами троичной системы счисления f(+1,0,-1) структуры аргументов аналоговых сигналов «-/+»[mj]f(+/-), "дополнительный код" в структуру условно минимизированных позиционно-знаковых аргументов аналоговых сигналов ±[mj]fусл(+/-)min и функциональная структура для его реализации (варианты русской логики) // 2503124

Изобретения относятся к вычислительной технике и могут быть использованы в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, представленными в позиционно-знаковой структуре «Дополнительный код». Техническим результатом является расширение диапазона и увеличение быстродействия преобразования. В одном из вариантов функциональная структура реализована с использованием логических элементов И, ИЛИ, НЕ. 5 н.п. ф-лы.

Способ сквозной активизации f1( 11)min → ±0mk неактивных аргументов "±0" → "+1/-1" аналоговых сигналов в "зонах минимизации" структуры "-/+" [mj]f(+/-) - "дополнительный код" в соответствии с арифметической аксиомой троичной системы счисления f(+1,0,-1) при формировании аргументов аналоговых сигналов в позиционно-знаковой условно минимизированной ее структуре ±[mj]fусл(+/-)min (варианты русской логики) // 2507682

Изобретения относятся к вычислительной технике и могут быть использованы в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, представленными в позиционно-знаковой структуре аргументов аналоговых сигналов «Дополнительный код». Техническим результатом является расширение диапазона преобразования. В одном из вариантов изобретения структура преобразования реализована на логических элементах ИЛИ, И. 5 н.п. ф-лы.

Устройство определения количества активных входов в любых сочетаниях из десяти возможных // 2604347

Изобретение относится к автоматике и может быть использовано в системах анализа текущего состояния контролируемого объекта для последующего принятия решения по изменению его управляемого статуса. Технический результат заключается в обеспечении учета точного количества активных входов из десяти возможных, активированных от сработавших датчиков контролируемой системы (подсистемы), в любых возможных сочетаниях. Сущность изобретения заключается в том, что предлагаемое устройство позволит точно оценивать количество активированных датчиков в контролируемой подсистеме. При этом множество используемых датчиков могут быть представлены датчиками одинаковых или разных типов. При использовании датчиков одинаковых типов допускается возможность их использования с настройкой на разные пороги срабатывания. Точная оценка развития процесса позволяет формировать команды управления подсистемой для успешной ее работы. Используя предлагаемое устройство, можно иметь более детальное представление о состоянии контролируемой подсистемы. Это, в свою очередь, позволит сократить время принятия решения по управлению контролируемой подсистемой до входа ее в предаварийное (аварийное) состояние. 22 ил.