Цифро-аналоговое устройство для умножения

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2326I6

Союз Советских

Социалистических

Республик й

Й, х ° «ъм««й

Зависимое от авт. свидетельства №

Заявлено 20.III.1967 (№ 1142205/26-24) Кл. 42гп, 1/00

42ш, 3/04 с присоединением заявки ¹

МПК G 06j

G 06g

УДК 681.34:681.335.5 (088.8) Приоритет

Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 11.Х11.1968. Бюллетень № 1 за 1969 г.

Дата оп убликования описания 3 I.I I I,1969

Автор изобретения

Ю. Я. Любарский

Всесоюзный научно-исследовательский институт электроэнергетики

Заявитель

ЦИФРО-АНАЛОГОВОЕ УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Известны цифро-аналоговые устройства для умножения, содержащие амплитудно-позиционные сумматоры, амплитудный дискриминатор, цифро-аналоговый преобразователь, дешифраторы, аналоговые квадраторы, усилители-сумматоры, пороговые схемы и матрицы резисторов.

Предложенное устройство отличается от известных тем, что в нем входные амплитуднопозиционные сумматоры подключены к двум амплитудно-позиционным квадраторам, в каждом из которых амплитудный дискриминатор, соединенный через дешифратор с матрицами резисторов, подключен к цифро-аналоговому преобразователю выходного кода амплитудного дискриминатора, связанного с младшим разрядом входной величины амплитудно-позиционного квадратора, аналоговый квадратор, иа вход которого подан младший разряд входной величины амплитуднопозиционного квадратора, подключен к одному из аналоговых усилителей-сумматоров и одной из пороговых схем, вход другого аналогового усилителя-сумматора и другой пороговой схемы — с одной из матриц резисторов, а выходы пороговых схем связаны с амплитудно-позиционным сумматором квадратора.

Такое выполнение устройства для умножения повышает точность вычислений.

Структурная схема устройства изображена на чертеже. Устройство содержит амплитудно-позиционные сумматоры 1, 2, 8» 4 соответственно 1-го, 2-го, (3-n)-го и 4-(n — 1)-го разрядов, амплитудно-позиционные инверто5 ры 6 и 6, амплитудно-позиционные квадраторы 7 и 8, амплитудный дискриминатор 9, аналоговый квадратор 10 (аналоговый функциональный преобразователь, воспроизводящий квадратичную зависимость), цпфро-ана10 логовый преобразователь 11, дешифраторную схему 12, матрицы резисторов 18 и 14, пороговые схемы 16 и 16, аналоговые усилители-сумматоры 17 и 18.

Входные переменные А и В, представлен15 ные в амплитудно-позиционной форме и разрядами, подаются на амплитудно-позиционные сумматоры и 2, причем на сумматор 2 переменная В подается через амплитудно-позиционный инвертор 5.

20 Выходы амплитудно-позиционных сумматоров 1 и 2 подсоединены к амплитудно-позиционным квадраторам 7 и 8. Каждый из квадраторов содержит амплитудный дискриминатор 9 для (и — 1) разрядов входной величины, 25 к выходу которого присоединены цифро-аналоговыи преобразователь 11, опорным напряжением которого служит младший разряд входной величины квадратора, и дешифраторная схема 12 с матрицами резисторов 18 и 14, 30 амплитудно-позиционный сумматор 8 на

232616

20 дами. .-!

В младших разрядах напряжение изменяется непрерывно, а в остальных разрядах оно 25 может принимать несколько (обычно 10) до-пустимых уровней для напряжения одной полярности.

3 (и — 1) разрядов, присоединенный к выходу матрицы резисторов И, аналоговый квадратор 10 для младшего разряда входной величины, аналоговые усилители-сумматоры 17 и

18. Пороговые схемы 15 и lб имеют общие входы соответственно с усилителями 17 и 18 и имеют по два выхода, один из которых связан с соответствующим усилителем-сумматором 17 или 18, а второй — с амплитудно-позиционным сумматором 8.

Выходы амплитудно-позиционных квадраторов (квадратора 7 непосредственно, а квадратора 8 через амплитудно-позиционный инвертор б) соединены с выходным амплитуднопозиционным сумматором 4.

В предложенном цифро-аналоговом устройстве для умножения реализуются:

С (А+ В) (А В)

+

Э где А, В, С вЂ” переменные, представленные в амплитудно-позиционной форме и разряЛмплитудно-позиционная величина (А+В) образуется с помощью амплитудно-позиционного сумматора 1, величина (А — В) образуется путем инвертирования величины В с помощью амплитудно-позиционного инвертора

5, представляющего собой и аналоговых уси-лителей инверторов, по одному на каждый разряд амплитудно-позиционной величины.

Аналогично устроены амплитудно-позиционный инвертор б и амплитудно-позиционный сумматор 2.

Амплитудный дискриминатор 9 представляет собой и схем (по числу разрядов амплитудно-позиционной величины на его входе), каждая из которых имеет один вход (соответствующий разряд входной величины) и число выходов, равное числу допустимых уровней, которые может принимать напряжение в каждом разряде амплитудно-позиционной величины. На каждом выходе амплитудного дискриминатора напряжение может принимать только два уровня «О» или «1» (при одной полярности входной величины). При этом для каждого разряда амплитудного дискриминатора в состоянии «1» может быть

-только один из выходов — тот, который соот-ветствует допустимому уровню входной величины, остальные выходы этого разряда дискриминатора находятся в состоянии «О».

На выходе амплитудного дискриминатора

9 образуется десятичный код входной величины амплитудного дискриминатора.

Дешифраторная схема 12 имеет число выходов, равное числу кодовых комбинаций на выходе амплитудного дискриминатора 9. В частном случае, когда п.=2 и на вход ампли30

65 тудного дискриминатора 9 подан только один разряд входной величины кьадратора (п — 1=1), дешифраторной схемы 12 вообще

»е требуется.

Матрицы резисторов И и 14 служат для того, чтобы привести в соответствие каждому значению входной величины амплитудно-позиционного квадратора, т. е. каждому выходу дешифраторной схемы 12, заранее рассчитанное значение функции.

Так как функция должна быть представлена в амплитудно-позиционной форме, то каждый разряд задается с помощью отдельных резисторов. В матрице резистора И задаются (и- — 1) старших разрядов функции. Резисторы, с помощью которых задается один разряд, соединяются и подаются на выход матрицы, Матрица И имеет (и — 1) выходов, на которых для развязки от последующих частей схемы 12 могут устанавливаться усилители.

Резисторы в матрице И обратно пропорциональны весовым коэффициентам 0,1; 0,2;

О,З.... 0,9. В матрице резистора 14 задается младший разряд амплитудно-позиционной величины. При этом все разряды, младше (и — 1) -ых значений воспроизводимой функции, задаются в матрице 14 с помощью одного резистора на каждое значение функции. Матрица 14 имеет, таким образом, один выход, напряжение на котором может изменяться непрерывно. Выходы матриц И и 14 образуюг функцшо, представленную и-разрядным амплитудно-позиционным числом.

Выходные величины матрицы резисторов 14 преобразователя 11 аналогового квадратора10 аналоговые. В сумме эти величины могут превышать 0,2 от максимальной величины, допустимой во втором (следующем после младшего) разряде выходной величины амплитуднопозиционного квадратора, но не превышаю

0,3 от этой величины.

При амплитудно-позиционной форме величин вес младшего разряда должен быть в десять раз меньше веса предыдущего разряда.

Для того, чтобы привести в правильное соотношение младший разряд выходной величины ам»литудно-позиционного квадратора с остальными разрядами, используются аналоговые усилители-сумматоры 17 и 18 и пороговые схемы 15 и lб. Усилитель 17 суммирует ьыходные напряжения преобразователя 11 а»алогового квадратора 10. В сумме эти напряжения могут превышать 0,1 максимального напряжения второго разряда амплитуднопозиционной величины, но не превышают 0,2 от этой величины. Если входные напряжения усилителя 17 в сумме превышают величину, принятую за 1,0, пороговая схема 15 осуществляет вычитание единицы из выходного напряжения усилителя 17 и перенос 0,1 в следующий разряд амплитудно-позиционной величины. Выходное напряжение усилителя 17 суммируется с выходным напряжением матриры резисторов 14 с помощью аналового уси232616 лителя-сумматора 18. Пороговая схема 1б при этом работает аналогично пороговой схеме

15. Переносы из пороговых схем 15 и 1б суммируются с входной величиной матрицы 13 резисторов с помощью амплитудно-позиционного сумматора 8.

Для четырехквадратного устройства для умножения необходимо иметь четыре пороговые схемы, две из которых, подобно схемам

15 и 1б, реагируют на переход выходного напряжения усилителей 17 и 18 через +1, а две другие — на переход этих напряжений через — 1.

Напряжения на выходах сумматора 3 и выходе усилителя 18 представляют и-разрядную амплитудно-позиционную величину — (А + В) а

4 для амплитудно-позиционного квадратора 7

1 или — (А — В) для амплитудно-позицион4 ного квадратора 8. Выходная величина квадратора 8 инвертируется с помощью амплитудно-позиционного инвертора б и суммируется на выходном амплитудно-позиционном сумматоре 4 с выходной величиной квадратора 7.

На выходе сумматора 4 образуется и-разрядная амплитудно-позиционная величина С=АВ.

Предмет изобретения

Цифро-аналоговое устройство для умнов ения, содержащее амплитудно-позиционные сумматоры, амплитудный дискриминатор, цифро-аналоговый преобразователь, дешифраторы, аналоговые квадраторы, усилителисумматоры, пороговые схемы и матрицы резисторов, от.шчпюп1ееся тем, что, с целью повышения точности вычислений, в нем входные

;.мплитудно-позиционные сумматоры подключсны к двум амплитудно-позиционным квадраторам, в каждом из которых амплитудный дискриминатор, соединенный через дешифратор с матрицами резисторов, подключен к цнфро-аналоговому преобразователю выходного кода амплитудного дискриминатора, связ;пгного с младшим разрядом входной всличины амплитудно-позиционного квадратора, «налоговый квадратор, на вход которого подается младший разряд входной величины амплитудно-позиционного квадратора, подключен к одному из аналоговых усилителейсумматоров и одной из пороговых схем, Вход другого аналогового усилителя-сумматора и другой пороговой схемы связаны с одной из матриц резисторов, а выходы пороговых схем связаны с амплитудно-позиционным сумматорсм квадратора.