Множительно-делитёльное устройство
2I8531
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
-„те;;т;G--.ñ>::.: .i:åÑÊÆII б и б и 1! о г е « с- Й1!х А
Зависимое от авт. свидетельства №
3 а явлено 22.Х.1966 (Л" 1109026/26-24) Е,л. 42гп, 7/44 с присоединением заявки №
МПК G 06f
УДК 681.325.57(088.5) Приоритет
Оп ол!!ковано 17Х.1968. Бюллетень ¹ 17
Комитет оо делам изобретеиий и открытий ори Совете Миииотрое
СССР
Дата опубликования описания 6Х111.19G8
Авторы изобретения
Ю. Я. Скачков и А. М. Щербачеико
Институт автоматики и алектрометрии СО АН СССР
Заявитель
МНОЖИТЕЛ ЬЯО-ДЕЛ И ТЕЛ ЬНОЕ УСТРО ИСТВО
Известные множительно-делительные устройства частотно-импульсных сигналов обладают сложной схемой управления, необходимой для отработки скачкообразных изменений входной частоты за период меньшей из умножаемых частот.
Предложенное множительно-делительное устройство отличается тем, что с целью упрощения входы двоичных счетчиков импульсов через вентили соединены с одним входным зажимом устройства и с выходом управляющего триггера. Счетный вход последнего подсоединен ко второму входному зажиму устройства, выходы управляющего триггера подсоединены также к одному из входов двух групп схем «И», выходы которых соединены со входами схем «ИЛИ», выходы которых в свою очередь соединены с единичными входами триггеров делителя частоты, и через формиро ватели импульсов — со входами установки триггеров-счетчиков в «единичное» состояние. Вход делителя частоты соединен с источником опорной частоты, а выход его — с выходом устройства и со вторыми входами схем «И», третьи |входы которых соединены с выходами триггеров двоичных счетчиков.
На чертеже приведена блок-схема множительно-делительного устройства.
Схема содержит управлящий триггер 1, два дискретных измерителя 2, 8 отношений двух частот, состоящих пз вентилей 4, 5, формирователей b, 7 импульсов и счетчиков 8, 9 импульсов. На счетный вход управляющего триггера поступает одна из частот. Выходы
5 триггера связаны с воkiTHJIk!MH 4, 5 (через которые вторая частога поступает на счетный вход счетчиков 8, 9 импульсов) и через формирователи б, 7 импульсов — с шинамп установки тр1!ггеров c÷eT÷HIIΠимпу IbcOB В <<еди"
10 ничное» состояние. «Единиччые» входы триггеров делителя частоты 10 соединены с
«еднничными» выходамп триггеров счетчиков
8, 9 импульсов через поразрядные схемы
«ИЛИ» 11 и две группы импульсно-потенци15 альных схем совпадения 12, 18, входы которых соединены с выходом делителя частоты и с противоположными выходами управляющего триггера. Поразрядные схемы «ИЛИ» 11 и импульсно-потенциальные схемы совпадения
20 12, 18 объединены в блок передачи кодов 14.
В исходном состоянии триггеры счетчиков
8, 9 импульсов установлены в «нулевое» состояние, а триггеры делителя частоты управ25 ляющий триггер — в «единичное» состояние.
«Единичный» выход управляющего триггера подключен к вентилю 4 и к,выходам формирователя б и схемы совпадения 18, а «нулевой» вЂ” к вентилю 5 и к входам формирова30 теля 7 и схемы совпадения 12.
Пер вый импульс, приходящий на счетный вход триггера 1, перебрасывает его в новое состояние, npz aToM на ioeHrn zb 4,и схему совпадения 13 поступает разрешающий потенциал, а триггеры счетчика 8 устанавливаются в
«единичное» состояние импульсом, поступающим с .выхода формирователя б импульсов.
С этого времени начинается измерение первого периода входного сигнала, На выходе устройства до прихода второго импульса будет импульсная последовательность с опорной частотой, равной Р,, так как код числа, хранящегося в счетчике 9 и переписываемого с помощью схемы со впадения 18 и схемы
«ИЛИ» 11, равен 2" — 1 (n — количество триггеров в счетчиках 8, 9), K моменту прихода,второго импульса в счетчике 8 зафиксируется код отношения N двух частот у 2
F где F — частота импульсов, поступающих .на вход, измерителей 2, 8 отношений;
F> — частота импульсов, поступающих на вход управляющего триггера 1.
С приходом второго импульса производится установка триггеров счетчика 9 в «единичное» состояние, а на вентиль 5 и схемы совпадения
l2 поступает .разрешающий потенциал. Теперь в триггер решающего делителя частоты с помощью схем совпадения 12,и схемы «ИЛИ»
11 вводится код 2" — 1 — N. В этом случае коэффициент деления решающего делителя частоты становится равным отношению частоты F> и Fq.
На выходе устройства будет импульсная последовательность
5 з Fi вых — °
Предмет изобретения
1р Множительно-делительное устройство частотно-импульсных сигналов, содержащее двоичные счетчики, делитель частоты, управляющий триггер, формирователи импульсов, схемы
«И» и «ИЛИ», отличающееся тем, что, с
15 целью упрощения устройства, входы двоичных счетчиков импульсов через, вентили соединены с одним входным зажимом устройства и с выходом управляющего триггера, счетный вход которого подсоединен,ко второму,вход ному
2р зажиму устройства, выходы управляющего триггера подсоединены также к одному из входов двух групп схем «И», .выходы которых соединены со входами схем «ИЛИ», выходы которых в свою очередь соединены с единич25 ными входами триггеров делителя частоты, и через формирователи импульсов — со входами установки триггеров-счетчико в в «единичное» состояние, вход делителя частоты соединен с источником опорной частоты, а выход
Зр его — ic выходом устройства и со вторыми входами схем «И», третьи входы которых соединены с выходами триггеров двоичных счетчиков, Составитель Л. Б. Дмитриевы
Редактор Е. В. Семанова Текред А. А. Камышникова Корректоры. Г. И. Плешакова и В. В. Крылова
Заказ 2112/6 Тираж 530 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Мшшстров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2
