Феррит-диодный сумматор параллельногодействия
ОПИСАН ИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
2I7722
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 17.1Ч.1967 (№ 1149438/26-24) с присоединением заявки №
Приоритет
Опубликовано 07 V.1968. Бюллетень № 16
Дата опубликования описания 14ХШ.1968
Кл. 42пта, 7/50
MIlK G 061
УДК 681 325 54(088 8) Комитет по делам изобретений и открытий при Совете Министров
СССР
Авторы изобретения
Г. И. Дмитракова и Е. И. Ильяшенко
Заявитель
ФЕРРИТ-ДИОДНЫ Й СУММАТОР ПАРАЛЛЕЛЬНОГО
ДЕЙСТВИЯ
1
Известны схемы быстродействующих сумматоров на феррит-диодных элементах последовательного и параллельного действия. Известна также схема параллельного сумматора на феррит-диодных элементах, в которой для построения одного разряда сумматора использованы два универсальных логических элемен та и один простой.
Предложенный сумматор отличается от известного тем, что входы логического элемента разделения сигналов суммы и переноса соединены с выходами универсального логического элемента на три входа, причем выходы, соответствующие числам, содержащим по одной единице и по две единицы в разрядах, соответственно объединены, Это позволяет значительно упростить устройство.
Для построения одного разряда сумматора использован один универсальный элемент на три входа и один простой логический элемент разделения сигнала в суммы и переноса.
Схема одного разряда предложенного сумматора дана на чертеже.
Слагаемые а,, b подаются на входы 1 и
2, а перенос П, (сигнал считывания) — на вход 8. В зависимости от наличия или отсутствия переноса в предыдущем разряде возбуждается одна из шин считывания входа 8.
Выходы универсального элемента соединены
Определенным образом и поступают на вход простого логического элемента соответствующего разряда и далее на вход 8 универсального элемента следующего разряда.
Объединение выходных шин универсального элемента и последующая коммутация импульсо в тока на соответствующие входы простого логического элемента выполнены согласно логике двоичного суммирования.
Наличие или отсутствие переноса из преды10 дущего разряда при водит к тому, что канальный импульс тока поступает на ту или иную шину входа 3 элемента следующего разряда.
Результат суммирования может быть считан в прямом или инверсном коде и по всем раз15 рядам получен в течение одного периода работы элементов.
Все последующие разряды аналогичны
t-му.
Схема является полностью феррит-диодной
20 и имеет высокое быстродействие (проверенная частота 0,5+- 1 Мгц).
Предмет изобретения
Феррит-диодный сумматор параллельного действия, содержащий универсальный логический элемент на три входа, шины сигнала переноса которого связаны с выходными об30 мотками, сердечников. и логический элемент
217722
Составитель И. Н. Горелова
Техред Р. М, Новикова
Корректоры: О. Б. Тюрина и Н. В. Босняцкая
Редактор Л. А. Утехина
Заказ 2034/9 Тираж 530 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д, 4
Типография, пр. Сапунова, 2 разделения сигналов суммы и переноса, отличаюи ийся тем, что с целью упрощения, входы логического элемента разделения сигналов суммы и переноса соединены с выходами универсального логического элемента на три входа, причем выходы, соответствующие числам, содержащим по одной единице и по две еди|ницы в разрядах, соответственно объединены.
