Одноразрядный сумматор для системы счисления с основанием минус «два»
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
0овз Советских
Социалистических республик
Зависимое от авт. свидетельства №
Заявлено 24.1Х.1965 (№ 1029937/26-24) с присоединением заявки №
Приоритет
Опубликовано 121Ч.1967. Бюллетень № 9
Дата опубликования описания 20Х1.1967 комитет по делам изобретеиий и открытий ори Совете Мииистрое
СССР (088.8) Авторы изобретения
М. Д. Добротин и М. П. Троицкая
Заявитель
ОДНОРАЗРЯДНЫЙ СУММАТОР ДЛЯ СИСТЕМЫ СЧИСЛЕНИЯ
С ОСНОВАНИЕМ МИНУС «ДВА»
Известны одноразрядные сумматоры, состоящие из феррит-транзисторных ячеек.
Предлагаемый сумматор отличается от известных тем, что, с целью упрощения схемы, он содержит две феррит-транзисторные ячей. ки, соединенные по схеме «запрет» и подключенные к выходу переноса и к ячейкам образования сигнала суммы, а также ферриттранзисторные ячейки, соединенные по схеме
«и», «или», «запрет», подключенные к выходу переноса.
Логические функции одноразрядного сумматора в системе с основанием — 2 целесообразно представить в виде
С=Р (а+ b+ e) p+p (а+ b)-+ab (p+e);
Р=е(a+b)+ abр;
E=p(a+b), где а — цифра i-го разряда 1-го слагаемого;
b — цифра i-го разряда 2-ro eMo o; е— положительный перенос из младшего разряда в 1-й; р — отрицательный перенос из младшего разряда в i-й; Š— положительный перенос в старший разряд; P — отрицательный перенос в старший разряд; С вЂ” сумма, получаемая в i-ом разряде.
На чертеже приведена функциональная схема этого варианта сумматора. Здесь схема 1 (две ячейки) осуществляет логические операции «или» и «и» пад входными переменными а и b и дает в результате
e(a+b) 4.
Логическая схема 2 (две ячейки) осуществляет логические операции «и» и «запрет»:
pab 4, Суммарный сигнал представляет собой функцию переноса Р, получаемую в момент
1>, которая поступает на запись в ячейку 8.
Логическая схема 4 (jIBe ячейки) осуществляет функции «и» и «запрет» и вырабатывает результат
Е= p(a+b) 4, 1Б который является одновременно функцией переноса (второй канал) и частью логического выражения суммы. Вторая часть суммы вырабатывается логической схемой 5 (две ячейки), которая также осуществляет функции
20 алгебры логики «или», «и» и «запрет». Третья часть суммы получается в схеме 6 (три ячейки). Полное значение суммы поступает на выход схемы, которая вырабатывает сумму в одном разряде в течение одного рабочего так25 та при четырехтактной системе рабочих импульсов.
Разработанная схема может быть применена при проектировании цифровых вычислительных устройств в системе счисления с ос30 нованием — 2.
195208
Составитель A. В. Шилейко
Редактор Н. А. Джарагетти Техред А. А, Камышникова Корректоры: В. В. Крылова и С. М. Белугина
Заказ 740,9 Тираж 535 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2
П р е д м е т и з о б.p е т е н и я
Одноразрядный сумматор для системы счисления с основанйем минус «два», состоящий из феррит-транзисторных ячеек, от гичаюи ийся тем, что, с целью упрощения схемы, он содержит две феррит-транзисторные ячейки, соединенные по схеме «запрет» и подключенные к выходу переноса и к ячейкам образования сигнала суммы, а также феррит-транзисторные ячейки, соединенные по схеме «и», 5 «или», «запрет», подключенные к выходу переноса.
