Устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины формата (2,7)

 

Изобретение относится к вычислительной технике и может быть использовано в системах регистрации цифровых сигналов, например, на магнитнооптических дисках. Изобретение позволяет упростить устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины формата (2,7). Устройство содержит сдвигающий регистр 1, элемент 2 памяти и вычислительный блок 3, реализующий булеву функцию И Ж + АД + ГЗ + ГЛ (где А,Г,Д,Ж,3, Л и И - значения логических переменных ) , выполненный на элементе 8 2-2-2-2И-4ИЛИ-НЕ. 1 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИК (5i)5 H 03 М 7/

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4668053/24 (22) 28.03.89 (46). 23.05.92.Бюл. и 19 (75) Д.Л,Певницкий (53) 681 325(088.8) (56) Авторское свидетельство СССР и 1249707, кл. Н 03 М 7/46, 1985

Патент США N 4115768, кл. Н 03 M 7/00 1978. (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ

ПОСЛЕДОВАТЕЛЬНОГО ДВОИЧНОГО КОДА С

ИНТЕРВАЛАМИ ОГРАНИЧЕННОЙ ДЛИНЫ

ФОРМАТА (2,7) (57) Изобретение относится к вычислиИзобретение относится к вычисли- тельной технике и может быть использовано в системах регистрации цифровых сигналов, например, на магнитнооптических дисках.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее восьмиразрядный сдвигающий регистр, на выходах которого формируются сигналы, соответствующие восьми последним битам входной кодовой последовательности, последовательный вход сдвигающего регистра является информационным входом устройства, синхровход - первым тактовым входом устройства, а также комбинационную логическую схему, вы" полняющую логическую операцию c+eh+

+bdf+af, выход которой подключен к входу элемента памяти, синхровход которого является вторым тактовым

„„SU„„1736003 А 1

2 тельной технике и может быть использовано в системах регистрации цифровых сигналов, например, на магнитнооптичвских дисках. Изобретение позволяет упростить устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины формата (2,7), Устройство содержит сдвигающий регистр 1, элемент 2 памяти и вычислительный блок

3, реализующий булеву функцию И =

= Ж + АД + ГЗ + ГЛ (где А, Ã,I|,Æ,3, Л и И - значения логических переменных.), выполненный на элементе 8

2-2-2-2И-4ИЛИ-НЕ. 1 з.п.ф-лы, 3 ил.! входом устройства, а выход - выходом устройства.

Недостатком известного устройства. является сложность.

Цель изобретения - упрощение устройства.

На фиг.! представлена функциональ» ная схема устройства; на фиг.2 - схема конкретного выполнения устройства; на фиг.3 - временные диаграммы, поясняющие работу устройства.

Устройство содержит сдвигающий регистр 1, элемент 2 памяти, вычислительный блок 3 реализующий булеву функцию И = Ж + АД + ГЗ + ГЛ, где

А, Г, Д, Ж, Л и И - значения логических переменных.

Позициями 4 - 6 обозначены соответственно информационный вход, первый и второй тактовые входы устройства, позицией 7 - выход устройства.

Формула изобретения 45

1. Устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины фор3 173600

Блок 3 выполнен на элементе Г=.2=

2"2И -4ИЛИ"HE 8.

На диаграммах (фиг.3) обозначены следующие сигналы: а - сигнал на вхо5 де 4; б - сигнал на входе 5; в - сигнал на выходе первого разряда регистра (на фиг.1 отсутствует); г - сигнал на выходе второго разряда регистра 1, д — сигнал на выходе третьего разряда регистра l; e - сигнал на выходе четвертого разряда регистра (на фиг.1 .отсутствует); ж - сигнал на выходе пятого разряда регистра 1; з - сигнал на выходе шестого разряда регистра 1, и - сигнал на выходе блока 3; к - сигнал на входе 6, л - сигнал на выходе 7.

Устройство работает следующим образом. . 20

Входная кодовая последовательность поступает на информационный вход 4 устройства синхронно с тактовой частотой, поступающей на тактовый вход 5 устройства. По фронтам тактовых импульсов кодовая последовательность продвигается по сдвигающему регистру 1, формируя на выходах его разрядов с первого по шестой сигналы. Блок 3, на входы которого поступают сигналы с информационного входа 4 устройства, выходов второго, третьего, пятого и шестого разрядов сдвигающего регистра 1 и выхода элемента 2 памяти, формирует сигнал в соответствии с булевым выражением

И = Ж + АД + ГЗ + ГЛ, из которого с помощью элемента 2 памяти по фронтам тактовых импульсов, поступающих на тактовый вход .6 устройства, выбирается информационная последователь", 4О

НОСТЬ

Элемент 2 памяти может быть,выполнен на непрозрачном D-триггере.

3 4 мата (2,7), содержащее сдвигающий регистр и элемент памяти, выход которого является выходом устройства, последовательный вход сдвигающего ре- гистра подключен к информационному входу устройства, синхровход сдвигающего регистра является первым тактовым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен вычислительный блок, реализующий .булеву функцию И = Ж +

+ АД + ГЗ + ГЛ, где А, Г, Д, Ж, 3, И и Л - значения логических переменных, первый вход которого подключен к выходу элемента памяти, выходы второго, третьего, пятого и шестого разрядов сдвигающего регистра подключены соответственно к второму, третьему, четвертому и пятому входам вычисли" тельного блока, Реализующего булеву функцию И = Ж + АД + ГЗ + ГЛ, выход которого подключен к,информационно.му входу элемента памяти, синхровход которого является вторым тактовым входом устройства, шестой вход вычислительного блока, реализующего булеву функцию И = Ж + АД + ГЗ +

+ ГЛ, подключен к информационному входу устройства °

2. Устройство по и ° 1, о т л и— ч а ю щ е е с я тем, что вычислительный блок реализующий булеву функцию

И = Ж + АД + ГЗ + ГЛ, выполнен на элементе 2-2-2-2И-4ИЛИ-НЕ, выход которого является выходом блока, первый вход первого элемента И является первым входом блока, второй вход первого элемента И объединен с первым входом второго элемента И и является вторым входом блока, первый вход треть-: его элемента И является третьим входом блока, первый и второй входы четвертого элемента И объединены и являются четвертым входом блока, вторые входы второго и третьего элементов И являются соответственно пятым и шес- тым .входами блока.

1736003

Фаг.2

1736003 диуф

Составитель Б.Ходов

Редактор В.Петраш Техред М,дрык

Корректор С.йекмар

Заказ 1824 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент" ° г. Уяп ород, ул. Гагарина, lot