Управляемый делитель частоты следования импульсов

 

Изобретение может использоваться в автоматике и вычислительной технике, устройствах синхронизации и цифровых синтезаторах частот. Цель изобретения - повышение быстродействия - достигается введением триггеров 5, 6, коммутатора 7, сумматора 2 и организацией новых функциональных связей. Устройство также содержит счетчик 1 импульсов, триггеры 3, 4, шину 8 управления, шину 9 кода коэффициента деления и входную 10 и выходную 11 шины. Коэффициент деления устройства в режиме дробного коэффициента деления K<SB POS="POST">д</SB> = (3 + N) + 1/2, где N - значение кода на шине 9. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИЛЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

0 0

О

О (21) 4723911/21 (22) 24.07,89 (46) 07.08.91. Бюл. N 29 (72) А.К.Ханыкин, Л.А,Лукьянова. В.А,Шемякин и В. Г. Загородний (53) 621.374(088.8) (56) Авторское свидетельство СССР

N. 1370783, кл. Н 03 К 23/66, 24.04.86, Авторское свидетельство СССР

М 1437996, кл. Н 03 К 23/66, 04.01.87. (54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

СЛЕДОВАНИЯ ИМПУЛЬСОВ (57) Изобретение может использоваться в автоматике и вычислительной технике, уст„, Я „„1669079 Al (я)л Н 03 К 23/66, Н 03 К 23/40 ройствах синхронизации и цифровых синтезаторах частот. Цель изобретения — повышение быстродействия — достигается введением триггеров 5, 6, коммутатора 7, сумматора 2 и организацией новых функциональных связей. Устройство также содержит счетчик 1 импульсов, триггеры 3, 4, шину 8 управления, шину 9 кода коэффициента деления и входную 10 и выходную 11 шины, Коэффициент деления устройства в режиме дробного коэффициента деления

Кд=(3+ N)+ 1/2, где N — значение кода на шине 9. 1 ил.

1669079

1еых

Изобретение относится к импульсной технике и может найти применение s автоматике и вычислительной технике, устройствах синхронизации и цифровых синтезаторах частот, Цель изобретения — повышение быстродействия.

t4a чертеже приведена электрическая функциональная схема управляемого делителя частотй следования импульсов.

Управляемый делитель частоты следования импульсов содержит счетчик 1 импульсов, сумматор 2, первый, второй, третий и четвертый триггеры 3 — 6, коммутатор 7, шину 8 управления, шину 9 кода коз<1 фициента деления, входную шину 10 и выходную шину 11, при этом вычитающий вход счетчика 1 импульсов соединен с входной шиной 10, тактовыми входами первого, третьего и четвертого триггеров

3, 5 и 6, информационные входы — с выходами сумматора 2, входы записи и разрешения заема — с инверсным входом третьего триггера 5, выход заема — с входом запуска первого триггера 3 и с входом сброса четвертого триггера 6, первая группа входов сумматора 2 соединена с шиной 9 кода коэффициента деления, вторая группа входов — с общей шиной, вход переноса — с

î",îäîì управления коммутатора 7 и с инверсным выходом второго триггера 4, вход запуска которого соединен с шиной 8 управления, информационный вход первого триггера 3 соединен с общей шиной, прямой выход — с информационными входами третьего и четвертого триггеров 5 и 6, прямой выход третьего триггера 5 соединен с тактовым входом второго триггера 4 и с первым входом коммутатора 7, второй вход которого соединен с прямым выходом четвертого триггера 6, выход — с выходной шиной 11.

Устройство работает следующим образом.

Счетчик 1 переключается по отрицательным перепадам импульсов с шины 10, При достижении счетчиком 1 нулевого состояния на его выходе заема появляется сигнал заема. длительность которого равна длительности импульса на шине 10, а задержка -- задержке одного цифрового логического элемента. так как формирователь сигнала заема стробируется импульсами с шины 10. Информационный вход триггера 3 подключен к общей (нулевой), шине, поэтому после подачи питания на устройство его триггеры через несколько импульсов с шины 10 установятся в нулевое состояние и находятся э э ом состоянии до появления

55 импульса на выходе заема счетчика 1. Импульс с выхода заема переключает триггер

3 в единичное состояние по (приоритетному) входу запуска и удерживает триггер 5 в нулевом состоянии по (приоритетному) входу сброса. Сигнал в виде уровня логической единицы с прямого выхода триггера 3 поступает на информационные входы триггеров 5 и 6, триггер 6 по фронту ближайшего импульса с шины 10 переключается в единичное состояние, по срезу этого же импульса триггер 3 переключается в нулевое,а триггер 5 в единичное состояние. Следующим фронтом импульса с шины 10 триггер 6 устанавливается в нулевое состояние. После чего срезом этого же импульса триггер 5 также устанавливается в нулевое состояние. Задержка сигналов на выходах триггеров 5 и 6 относительно импульсов на шине 10 равна только времени их переключения, длительность равна периоду импульсов на шине 10.

В режиме целочисленного коэффициента деления на входе запуска триггера 4 присутствует сигнал в виде логического нуля, поступающий с шины 8, который удерживает этот триггер в единичном состоянии. Уровень логического нуля с инверсного выхода триггера 4 поступает на вход переноса сумматора 2 и на управляющий вход коммутатора 7; при этом коммутатор 7 пропускает на шину 11 сигнал с прямого выхода триггера 6. Код с шины 9 без изменения проходит на выходы сумматора 2 и поступает на информационные входы счетчика 1. При наличии на входе разрешения записи сигнала в виде уровня логического нуля с инверсного выхода триггера 5 в счетчик 1 производится запись соответствующего кода. Этот же сигнал поступает на вход разрешения заема счетчика 1 для исключения возникновения на выходе заема ложных сигналов во время записи информации в счетчик 1, Б качестве входа разрешения заема счетчика 1 может использоваться дополнительный вход дешифратора, формирующего сигнал заема, Коэффициент деления устройства в режиме целочисленного коэффициента деления определяется соотношением где f» — частота входных импульсов. поступающих на шину 10;

AH< — частота выходных импульсов на шине 11;

N — двоичный код, поступающий на шину 9.

1669079

Результирующий коэффициент деления устройств" в режиме дробного коэффициента деления равен

К„= "" =(3+и)+1/г, 8Х

Точность формирования дробного коэффициента деления определяется разностью задержек переключения триггеров 5 и 6 (при форме входных импульсов типа меандр), а задержка выходных импульсов относительно входных равна сумме задержек переключения триггера 5(или 6) и коммутатора 7.

Составитель А.Соколов

Редактор С,Патрушева Техред M.Moðãåíòàë Корректор Т.Палий

Заказ 2660 Тираж 445 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

В режиме дробного коэффициента деления на шине 8 присутствует сигнал в виде уровня логической единицы, разрешающий триггеру 4 переключаться по срезу каждого импульса с выхода триггера 5, Сигнал на выходе триггера 4 и на входе переноса сумматора 2 поочередно принимать значения

"нуль" и "единица, при этом на выходе сумматора 2 поочередно возникают кодовые комбинации N и И+1. Частота следования импульсов на выходе заема счетчика 1 поочередно принимает значения 1вх/Кд и

f»/Êä+1, Для получения выходной частоты

fex/Кд+1/2 в коммутаторе 7 производится коммутация сигналов, поступающих с выходов триггеров 5 и 6, которые сдвинуты один относительно другого на полпериода входных импульсов.

Формула изобретения

Управляемый делитель частоты следования импульсов, содержащий счетчик импульсов, вычитающий вход которого

5 соединен с тактовым входом первого триггера, информационный вход которого соединен с общей шиной, второй триггер, вход запуска которого соединен с шиной управления, шину кода коэффициента де10 ления и входную и выходную шины, о т л ич а ю шийся тем, что, с целью повышения быстродействия, в него введены третий и четвертый триггеры. коммутатор и сумматор, выходы которого соединены с информа15 ционными входами счетчика импульсов, первая группа входов — с шиной кода коэффициента деления, вторая группа входов— с общей шиной, вход переноса соединен с инверсным выходом второго триггера и с

20 входом управления коммутатора, выход ко. торого соединен с выходной шиной, первый вход — с прямым выходом третьего триггера и с тактовым входом второго триггера, второй вход — с прямым выходом четвертого

25 триггера, тактовый вход которого соединен с тактовым входом третьего триггера. с входной шиной и с вычитающим входом счетчика импульсов, входы записи и разрешения заема которого соединены с инверсным выходом

30 третьего триггера, выход заема соединен с входом сброса третьего триггера и с входом запуска первого триггера, прямой выход которого соединен с информационными входами третьего и четвертого триггеров.