Синхронный делитель частоты
Изобретение относится к импульсной технике и может использоваться в хронизаторах и в цифровых синтезаторах частот. Цель изобретения - повышение надежности и устойчивости работы за счет упрощения - достигается организацией новых функциональных связей при уменьшении числа вентилей . Устройство содержит JK-триггеры 1...5, элементы И 6...10, элемент ИЛИ 11, тактовую шину 12, шину 13 сброса и выходные шины 14 и 15. Коэффициент деления устройства (от шины 12 до шин 14, 15) равен 1/29. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„SU„„1631 (51) Н 03 K 23/40
1 (ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АBTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4700431/21 (22) 24. 04. 89 (46) 28.02.91. Бюл. У 8 (72) 10 ° A.Áàýàëåâ (53) 621.374 (088.8) (56) Авторское свидетельство СССР
11 - 1378055, кл. Н 03 К 23/40,12.08.86.
Авторское свидетельство СССР
N - 1374425, кл. Н 03 К 23/40,22.05.86. (54) СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к импульсной технике и может использоваться в
2 хронизаторах и в цифровых синтезаторах частот. Цель изобретения — повышение надежности и устойчивости работы за счет упрощения — достигается организацией новых функциональных связей при уменьшении числа вентилей. Устройство содержит JK-триггеры
1...5, элементы И 6... 10, элемент ИЛИ
1 1, тактовую шину 12, шину 13 сброса и выходные шины 14 и 15. Коэффициент деления устройства (от шины 12 до шин 14, 15) равен 1/29. 2 ил.
16З171
Ф
Изобретение относится к импульсной технике и может быть использовано при построении хронизаторов и цифровых синтезаторов частоты.
Целью изобретения является повышение надежности и устойчивости работы за счет упрощения, На фиг,1 приведена электрическая функциональная схема устройства, на фиг.2 — временные диаграммы, поясняющие его работу, Синхронный делитель частоты содержит первый, второй, третий, четвертый и пятый JK-триггеры 1-5, первый, второй, третий, четвертый и пятый элементы И 6-10, элемент ИЛИ 11, тактовую шину 12 и шину 13 сброса, которые соединены, соответственно с С-входами и с R-входами всех JK-триггеров 20
1-5, первую и вторую выходные шины
14 и 15, которые соединены с выходами соответственно прямым и инверсным пятого 3К-триггера 5, 3- и К-входы которого соединены с выходом первого 25 элемента И 6, первый вход которого соединен с прямым выходом четвертого
3К-триггера 4, и с первым входом четвертого элемента И 9, выход которого соединен с К-входом третьего 3К-триг- щ гера 3, прямой выход которого соединен с первым входом второго элемента И 7, выход которого соединен с вторым входом первого элемента И 6 и с J и К-входами четвертого JK-триггера 4, инверсный выход которого соединен с первым входом пятого элемента И 10, второй вход которого соединен с прямым выходом пятого JKтриггера 5, выход — с первым входом 40 элемента ИЛИ 11, выход которого соединен с J-входом первого JK-триггера
1, прямой выхоц которого соединен с
К-входом второго JK-триггера 2, с первым входом третьего элемента И 8 д5 и со вторым входом второго элемента И 7, третий вход которого соединен с
К-входом первого JK-триггера 1, со вторыми входами третьего и четвертого элементов И 8 и 9, с инверсным выходом второго JK-триггера 2, прямой выход которого соединен с вторым вхоцом элемента ИЛИ 11, J-вход— с инверсным выхоцом третьего 3К-триггера 3, 3-вход которого соединен с выходом третьего элемента И 8.
При такой схеме соединения логические уравнения для J- и К-входов всех JK-триггеров 1. †. 5 синхронного делителя частоты будут следующими:
° Ф
5 4 у
4 4 -K1 2 К< 8 ю
3 2 4 4 5
Работа синхронного делителя частоты полностью определяется логическими уравнениями для J- и К-входов
JK-триггеров 1-5.
По сигналу "Сброс", поступающему в виде импульса перед началом работы устройства по шине 13, все JK-триггеры 1 — 5 устанавливаются в исход— ное (нулевое) состояние. В этом случае (см, диаграммы на фиг.2 при i=O, где i — порядковый номер состояния устройства) состояния выходов JKтриггеров устройства буцут равны
9 — О, 9 — О, Р— О, Э вЂ” О, e = о.
На основании логических уравнений для J- и К-входов JK — триггеров
1 — 5 определим состояния входов, которые будут следующими:
=1 39=0,31=0
3 =0,3
J5- =0
К! 1 К2
К =O. — О,K =0,К,=O, Поскольку JK-триггер по следующему входному тактовому импульсу (его срезу) на шине 12 при J = 0 и К = О не изменяет своего состояния, при
J = 1 и К = 1 переключается в противоположное состояние, при J = 1 и
К = О переключается в единичное состояние, а при J = О и К = 1 — в нулевое состояние, то по первому импульсу на шине 12 в единичное состояние переключится только второй JKтриггер 2, остальные JK-триггеры 1, 3 — 5 не изменят своего состояния, при этом входы и выходы JK-триггеров
1-5 BDHMvT следчюшие состояния: B -О, 4 О е О 31 1 3Я
К =0.
По следующему второму импульсу на шине 12 устройство перейдет в свое второе состояние (см. диаграммы на фиг,2 при i = 2), которое будет характеризоваться следующими значениями выходов и входов JK-триггеров 1-5:
6 — 1, 8 — 1, 9 —.О, & -О, 6 — О, 3.1 — 1, К =О, К+=О, К,=о.
Рассматривая и цалее таким же образом работу синхронного делителя
1631717 g g P g G y g g g 11 g g g Я 17 1 Ю Г0 2/И Б Ж 23262728
Составитель А.Соколов
РедактоР Н.ГоРват ТехРед П Олий„ык Корректор Л. Ссауленко
Заказ 556 Тираж 453 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, iK-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 частоты, получим все состояния вылов дов и входов каждого TK-триггеров при всех значениях i. При поступлении двадцать девятого импульса устройст5 во возвращается в исходное состояние.
Формул а изобретения
Синхронный делитель частоты, содер — 1p жащий с первого по пятый JK-òðèããåðû, С- и R-входы которых соединены соответственно с тактовой шиной и шиной сброса, первый элемент И, выход которого соединен с 3 в и К-входами пятого
3К-триггера, прямой и инверсный выходы которого соединены соответственно с первой и второй выходными шинами, второй элемент И, первый вход которого соединен с прямым выходом треть- 20 его JK — триггера, 1 †вх которого соединен с выходом третьего элемента И, К-вход — с выходом четвертого эл мента И, первый вход которого соединен с первым входом первого элемента И 25 и с прямым выходом четвертого Ж-триггера, К-вход которого соединен с вторым входом первого элемента И и с выходом второго элемента И, пятый элемент И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с J-входом первого
JK-триггера, отличающийся тем, что, с целью повышения надежности и устойчивости работы за счет упрощения, второй вход элемента ИЛИ соединен с прямым выходом второго
JK-триггера, J-вход которого соединен с инверсным выходом третьего JKтриггера, К-вход — с первым входом третьего элемента И, с вторым входом второго элемента И и с прямым выходом первого JK-триггера, К-вход которого соединен с инверсным выходом второго JK-триггера, с вторыми входами третьего и четвертого элементов И и с третьим входом второго элемента И, выход которого соединен с Л-входом четвертого JK-триггера, инверсный выход которого соединен с первым входом пятого элемента И, второй вход которого соединен с прямым выходом пятого триггера,
