Постоянное запоминающее устройство с самоконтролем

 

Изобретение относится к вычислительной технике и может быть использовано при создании надежных быстродействующих систем памяти на базе больших интегральных микросхем памяти со словной организацией. Цель изобретения - повышение надежности за счет фиксации ошибок, возникающих в двух модулях памяти одновременно. Устройство содержит адресный блок, накопитель, первый и второй сумматоры, блоки вычисления частных синдромов, блоки сравнения, группу элементов И, группу сумматоров по модулю два, коммутатор, дополнительный блок сравнения, первый, второй, третий элементы ИЛИ-НЕ, элемент И. Введение в устройство дополнительного блока сравнения, элементов ИЛИ-НЕ и элемента И позволяет исправить любые одиночные отказы интегральных микросхем памяти в каждом слове накопителя и обнаруживать ошибки, вызванные двумя и более отказами ИМП, в слове путем анализа состояний первого и второго сумматоров и выходных сигналов блоков сравнения. 2 ил.

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК цц 4 G l l С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТИРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4385435/24-24 (22) 29. 02. 88 (46) 30. 12. 89. Бюл. N 48 (72) А.А. Глухов (53) 681.327.6. (088.8) (56) Авторское свидетельство СССР

11 1005193s кл. G 11 С 29/00, 1981.

Конопелько В.К., Лосев В.В. Надежное хранение инФормации в полупроводниковых запоминающих. устройствах.

М.: Радио и связь, 1986, с. 48-50, .

172-179. (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ (57) Изобретение относится к вычислительной технике и может быть использовано при создании надежных быстродействующих систем памяти на базе больших интегральных. микросхем памяти со словной органиэацией. Пель

Изобретение относится к вычислительной технике и может быть использовано при создании надежных быстродействующих систем памяти на базе больших интегральных микросхем со словной органиэацией.

Цель изобретения — повышение надежности за счет фиксации ошибок, возникающих в двух модулях памяти одновременно.

На чертеже представлена структурная схема постоянного запоминающего устройства с самоконтролем.

Устройство содержит адресный блок накопитель 2, выходы 3 информационных разрядов, выходы 4 и 5 конт=

„„SU„„1532979 А1

2 изобретения — повышение надежности эа счет фиксации ошибок, возникающих в двух модулях памяти одновременно.

Устройство содержит адресный блок, накопитель, первый и второй сумматоры, блоки вычисления частных синдромов, блоки сравнения, группу элементов И, группу сумматоров по моду=

4 лю два, коммутатор, дополнительный блок сравнения, первый, второй, третий элементы ИЛИ-НЕ, элемент И. Введение в устройство дополнительного блока сравнения, элементов ИПИ-НЕ. и элемента. И позволяет исправить любые одиночные отказы интегральных микросхем памяти в каждом слове накопителя и обнаруживать ошибки, вызванные двумя и более отказами И1П, в слове путем анализа состояний первого и второго сумматоров и выходных сигналов блоков сравнения. 2 ил.

Фд рольных разрядов, первый сумматор 6, р . второй сумматор 7, блоки 8 вычисления цр частных синдромов, блоки 9 сравнения, группу элементов И 10, группу сумма- © торов 11 по модулю два, коммутатор 12, дополнительный блок 13 сравнения, первый 14, второй 15, третий 16 элементы HJIH-HE, элемент И 17.

Устройство использует для обнаружения и исправления ошибок модульные коды. Память строится на полупроводниковых приборах с многоразрядной (В-разрядной) организацией. Слово, хранимое в накопителе, делится на N групп символов (модулей) по В символов в каждой группе. Для обнаружения

1532979

Н *=

» ОООО...О ь

35

О

40 !

1 I s !

I и исправления одиночного отказа Ю)П и слове требуется В + N дополнительНых разрядов .

Проверочная матрица имеет вид а) ТЬ) Д .... ТЬ Т)

1 ) ) )

-)- — + — — +

1 1 l 1 I

Lo 1 L1 l L l ., ° l L > I g I где ))аВ+ 2;

1О

tIg) — единичная матрица порядка В; (О) — нулевая матрица порядка В; (L1) — матрица, полученная из L+. циклическим сдвигом всех В +

+ 1 ее строк íà i строк вниз и отбрасыванием последней строки, а

Устройство позволяет исправить любые одиночные отказы R!II в каждом, слове накопителя и обнаруживает ошибки, вызванные двумя и более отказами

ИпП в слове. Обнаружение ошибок,вызванных двумя и более отказами ИРП в слове накопителя, производится путем анализа состояний сумматоров первого и второго и выходных сигналов блоков сравнения.

Устройство работает следующим образом.

Пример l . Пусть в накопителе 2 хранится сообщение длины К

)6

16 бит а В = 4 тогда N

Ф t 4

= 4. Проверочная матрица будет иметь вид

I Т ) I I ) Т

0000 1 0001 0010 0100

1000 l 0000 ll 0001 0010 ll

0100 1 000 l 0000 1 0001

o01î ll îl00, 1 ооо оооо 1 контРольные Разряды хранятся в двух 45 дополнительных модулях накопителя 2.

Сообщение 0000 0000 1000 0001 будет храниться в накопителе 2 с учетом контрольных разрядов в виде 0000 0000

1000 0001 1001 1010.

Пусть информация исказилась в 1-м модуле, т.е. 1100 0000 1000 000)

1001 ) 010.

На выходе первого сумматора 6 состояние (синдром S1), равное 1100; на выходе второго сумматора 7 (синдром S ) — состояние, равное 01 1 О.

Блоки 8 вычисления частных синдромов (умножители) производят операцию умножения S» = S, ).I,, где i = 1, 2, 3, 4, и на выходе блоков вычисления частных синдромов 8 соответственно появляются коды.

S = 0l l 0

$" 001 1

Б» = 1001

8,. = 1000

На в то рых входах первого блока 9 сравнения -код 01)0, тогда на выходе первого блока 9 сравнения устанавливается логическая единица, поскольку коды совпадают.

Следовательно, на вторых выходах соответствующих элементов И 10, сое.диненнык с выходом первого блока 9 сравнения, формируется Разрешающий . сигнал и код синдрома через эле 1 менты И 10 передается на первые входы сумматоров 11 по модулю два, на вторые входы которых поступает искаженная информация с накопителя 2. В результате сложения по модулю два с кодом синдрома S информация восстанавливается и через коммута:ор 12 при наличии сигнала на его управляющих входах поступает на информационный выход устройства.

Так как на- первом и втором выходах дополнительного блока 13 сравнения информация различна (код синдрома 1

1 100 и код синдрома S 0110), на его выходе формируется нулевой сигнал.

Одновременно на выходе первого элемента KIN-HE 14 устанавливается нулевой сигнал, так как на его входы поступает код синдрома Sg отличный от нуля. На выходе третьего элемента

ИЛИ-НЕ 16 устанавливается логическая единица (сигнал, фиксирующий ошибку), но вследствие того, что на выходе второго элемента ИЛИ HE 15 формируется логический нуль, сигнал ошибки . устройством не формируется.

Пример 2. Пусть для приведенного выше примера информация исказилась в первом и втором модулях, то есть 1100 0010 1000 000) 1001 1010, тогда синдром S1 = 11 1.0 - выход первого сумматора 6, синдром S = 0110— выход второго сумматора 7.

На выходах блоков 8 вычисления частных синдромов формируются коды:

S, - O1 ll

8» = 0011

Я» 1001

S+++ - l l OO

5 1532979

6 которые поступают на первые входы блоков 9 сравнения, на вторые входы которых при этом поступает код синдрома S> — 0110. На выходах всех блоков 9 сравнения устанавливается логический нуль, так как код синдрома

0110 не совпадает ни с одним из кодов частных синдромов.

Так как на первых и вторых входах . Ip дополнительного блока 13 сравнения коды синдромов S — I II 0 и 8 — 0110 различны, на его выходе формируетея, логический нуль . Одновременно на выходе первого элемента ИЛИ-НЕ 14 Аор-!

5 мируется нулевой сигнал, так как код синдрома $„отличен от нуля. На втором входе элемента И 17 устанавливается при этом логическая единица (сигнал, фиксирующий ошибки в двух 20 модулях).

На первом входе элемента И 17 также устанавливается логическая единица, так как на входах второго элемента ИЛИ-HE 15 зафиксированы нулевые 25 сигналы. На выходе постоянного запоминающего устройства с самоконтролем — выходе элемента И 17 — появляется сигнал ошибки, которую устройство не может исправить. Так как пере дача синдрома S на сумматоры 11 по модулю два блокирована элементами И

10, на вторых входах которых сформирован логический нуль, коррекция ин-, формации в этом случае не происходит, и на выходе коммутатора 12 присутствует информация, переданная из накопителя 2, 35

По сравнению с прототипом надежность запоминающего устройства с самоконтролем выше за счет обеспечения воэможности регистрации ошибок, возникающих в двух модулях памяти одновременно, путем сравнения кодов двух синдромов, а также анализа результатов сравнения частных синдромов с кодом одного из синдромов. При этом быстродействие устройства сохраняется.

Формула и з о б р е т е н и я блок, входы которого являются входами устройства, выходы адресного блока ( соединены с адресными входами накопителя, первый и второй Ъ-разрядные сумматоры, блоки вычисления частных синдромов, блоки сравнения, элементы

И, сумматоры по модулю два, коммутатор, причем входы первого и второго сумматоров соединены с выходами информационных и контрольных разрядов накопителя, выходы первого сумматора соединены с входами блоков вычисления частных синдромов, выход m-ro блока вычисления частных синдромов (где m

1...Ь) соединен с первыми входами

m-ro блока сравнения, вторые входы блоков сравнения соединены с выходами второго сумматора, выход m-го блока сравнения соединен с первыми входами

b(m — 1) + i элементов И (где

1... b), вторые входы элементов И соединены с соответствующими выходами первого сумматора, выходы элементов И соединены с первыми входами суииаторов по модулю два, вторые входы которых соединены с соответствующими информационными выходами накопителя, выходы сумматоров по модулю два соединены с информационными входами коммутатора, управляющие входы которого соединены с входами адресного блока, выходы коммутатора являются информационными выходами устройства, . о т лич ающ ее с я тем, что, с целью повышения надежности устройства, в него введены элемент И, дополнительный блок сравнения, первый, второй и третий элементы ИЛИ-НЕ, причем входы первого элемента ИЛИ-НЕ соединены с первой группой входов дополнительного блока сравнения и выходами первого сумматора, входы второго элемента ИЛИ-НЕ соединены с выходами блоков сравнения, вторая группа входов дополнительного блока сравнения соединена с выходами второго сумматора, первый вход третьего элемента

ИЛИ-НЕ соединен с выходом дополнительного блока сравнения, второй Вход третьего элемента ИЛН-IIE соединен с выходом первого элемента ИЛИ-НЕ, а выход соединен с первым входом элеПостоянное запоминающее устройство с самоконтролем, содержащее накопитель, состоящий из запоминающих элементов разрядностью b адресный мента И, второй вход которого соединен с выходом второго элемента ИЛИНЕ, а выход является выходом сигнала ошибки устройства.

1532979

Составитель А.Еремеев

Редактор А.Маковская Техред Я.Дидык . Корректор О. Кран цова,., Заказ 8105/56 Тираж 558 Подписное

СУ

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101