Синхронный делитель частоты на 18

 

Изобретение относится к вычислительной технике. Может быть использовано , например, при построении хронизаторов , цифровых синтезаторов частоты и т.п. Цель изобретения - повышение надежности работы устройства, а также увеличение длительности импульса переноса за счет сокращения в устройстве элементов и цепей и организации новых функциональных связей . Устройство содержит 1К-триггеры 1-5, элемент И 6, шину 7 логической единицы, шину 8 сброса устройства , тактовую шину 9 и выходные шины 10 и 11. Длительность импульса переноса на выходах устройства увеличивается в четьфе раза. Это обеспечивает возможность использования на выходах устройства элементов, имеющих в восемь раз меньшую предельную с (О частоту переключения, и повьш1ает надежность работы устройства в много- (Л каскадном исполнении. 2 ил., Г табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (5D 4 Н 03 К 23/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3912555/24-21 (22) 01.04.85 (46) 30.11..86Л. В 44 (72) В.И.Мяснов (53) 621.374.3 (088.8) (56) Будинский Я. Логические цепи в цифровой технике. М, Связь, 1977, с.245, 262, 290.

Алексенко А.Г. Основы микросхемотехники. М.: Сов.радио, 19?7, с.139-143. (54) СИНХРОННМ1 ДЕЛИТЕЛЬ ЧАСТОТЫ

НА 18 (57) Изобретение относится к вычислительной технике. Может быть использовано, например, при построении хронизаторов, цифровых синтезаторов частоты и т.п. Цель изобретения — повышение надежности работы устройства, а также увеличение длительности импульса переноса за счет сокращения в устройстве элементов и цепей и организации новых функциональных связей, Устройство содержит IK-триггеры

1-5, элемент И 6, шину 7 логической единицы, шину 8 сброса устройства, тактовую шину 9 и выходные шины

10 и 11. Длительность импульса переноса на выходах устройства увеличивается в четыре раза. Это обеспечивает возможность использования на выходах устройства элементов, имеющих в восемь раз меньшую предельную частоту переключения, и повышает надежность работы устройства в много-каскадном исполнении. 2 ил., Г табл.

1274152 триггера 5 являются выходными шинами 10 и 11 устройства.

Шина 7 логической "i" соединена с К-входом первого IK-триггера 1, инверсный выход которого соединен с "

I-входом четвертого IK-триггера 4 и с I К-входами второго IK-триггера

2, прямой выход которого соединен с К-входом четвертого ХК-триггера 4, i0 прямой выход которого соединен с

I-входом третьего IK-триггера 3, прямой выход которого соединен с I-входом первого IK-триггера 1, прямой выход которого соединен с первым вхо-!

5 дом элемента И 6, выход которого соединен с I- и К-входами пятого IKтриггера, а второй вход соединен с инверсным выходом четвертого IK-тр:::.ггера 4, инверсный выход второго IK20 триггера 2 соединен с К-входом третьего IK-триггера 3.

3а счет такой схемы соединения элементов логические уравнения для

I и К-входов всех IK-триггеров

1 — 5 синхронного делителя частоты на 18 будут следующими (фиг.1):

Q, K4 = Q,; К.,= аЯ, .

О; Q = 0.

Q, = о; 0, = о а, =

I =0 =О I з

К = 1 ° К = (=О I е

lit Kh a aQ

= 0

Я.

1 °

Изобретение относится к вычислительной технике и может быть использовано при построении хронизаторов, цифровых синтезаторов частоты и т.п.

Целью и з о бр етени я явля ет ся -по вышение надежности работы устройства путем сокращения числа элементов и цепей, а также увеличение длительности импульсов переноса, что повышает надежность устройств при их каскадном соединении.

На фиг. 1 приведена функциональная схема синхронного делителя частоты на 18; на фиг. 2 — временные диаграммы работы устройства.

Синхронный делитель частоты на 18 содержит первый — пятый IK-триггеры

1 — 5, элемент И 6, шину 7 логичес", кой "1", шину 8 сброса устройства, тактовую шину 9 устройства и выходные шины 10 и 11.

Счетные входы всех IK-триггеров

1 - 5 соединены с тактовой шиной 9 устройства, R-входы всех IK-триггеров 1 — 5 соединены с шиной 8 сброса устройства, выходы пятого IK(1 ° 1 = (°

53 32. 1 3

К ее 1 ее е К Ц е К

2 1 3

На фиг. 2 приняты следующие сЯозначения: (— порядковый номер состояния предлагаемого синхронного делителя частоты на 18; порядковый номер входного тактового импульса на тактовой шине 9;

a — входной сигнал на тактовой шине 9; — сигнал Q на прямом выходе (1 первого IK-трйггера 1; б — сигнал ((на прямом выходе

2 второго IK-триггера 2

2 э

2 - сигнал ((ца прямом выходе з третьего IK-триггера 3; — сигнал Я на прямом выходе

Q четвертого IK-триггера 4

Ф сигнал Q HG HpHMQM Выходе пятого . IK-триггера 5.

На основании логических уравнений для I- и К-входов IK-триггеНа фиг. 1 и 2 принято, что IKтриггеры 1 — 5 переключаются под действием отрицательного перепада сиг- . нала в момент изменения его с высокого уровня (логической "1") на низкий уровень (логического "0") на входной тактовой шине 9.

Работа синхронного делителя частоты на 18 полностью определяется

40 логическими уравнениями для I- u

К-входов его IK-триггеров, По сигналу "Сброс", поступающему в виде импульса перед началом работы устройства по шине 8 сброса, по

45 входам R все IK-триггеры 1 — 5 устанавливаются в исходное нулевое состояние. В этом случае (диаграммы при i = О, фиг,2) состояния выходов предлагаемого устройства равны ров 1 — 5 предлагаемого устройства состояния входов следующие:

Q,— 1 Is=QQ4 — 0

О; К,=QQ,=-О. 1274!52 вому входному тактовому импульсу на тактовой шине 9 второй 2 z» четвертый

4 IK-триггеры переключаются и состояние логической "1", а первый 1, третий 3 и пятый 5 IK-триггеры не изменяют своего состояния (диаграм— мы при » = 1, фиг. 2). При этом состояния выходов стано—

Поскольку IK-триггер по последующему входному тактовому импульсу на тактовой шине 9 при I = -О и К = О не изменяет своего состояния, при I = 1 и К = 1 переключается в противополож- g ное состояние, при I = 1 и К = О переключается в состояние логической "1", а при I = О и К = 1 — в состояние логического "О", то по перв ятся равны

Q = 0 q = 1 Q = 01

Изменяются и состояния входов:

1 I = 1 I„- =О э 4 1 5 Ф

I =О I = I

К = 1 К = 1 К

2 Э

0 К = 1- К = О

У 4 У °

I в свое второе состояние(диафрагмы при

1 = 2, фиг.2), которое характеризуется следующими значениями выходов и входов

В результате по следующему второму входному тактовому импульсу на тактовой шине 9 устройство перейдет

О q

У 2

1; I

l- К

2 о, q, 1, q — î, q о, 1 I = О I = 1 I = О

Э t 4 9 5

11 КЭ 1 К4 01К5 0

Я

Ii

К1

Рассматривая работу устройства, получим все состояния выходов и вхо-! дов каждого IK-триггера 1 — 5 при всех», которые. сведены в таблицу

О 0 О О О О О 1 О 0 1 1 1

О О О 1 1 1 О 1

О О О 1 О О 1 1 1

О О О О 1 1 О О 0

О О 0 1 1 О О 1 1

О О О 0 О 1 1 О О

О О О 1 О 1 1 1 1

О О О 1 1 1 О 1

О 1 1 О О О 1 О 0

1 О О 1 О О 1 1 1

0 О 1 1 1 О 1, 1

1 О О 1 О О 1 l

1 О О О 1 1 О 0 0

1 О 1 О 1

2 0 О 1 О

3 1 1 0 1

4 О 1 1 0

5 1 О 1 1

6 О О О 1

7 0 1 1 1

8 0 1 О

9 О 0 О О

10 0 1 0 1

ll 0 0 1 0

12 1 1 0 1

О 1

О 1

1 1

0 1

1 1

1 1

О 1

I 1

1 1

0 1

0 1

1 1

О 1

1274152

Прододжение таблицы

1 2 3 4 Б 6 1 8 9 >о 11 12 > Ъ 14 15 16

13 0 1 1 0 1 0 0 1 1 0 0 1 1 1 1

14 1 0 1 1 1 0 0 0 0 1 1 0 0 1 1

1 0 0 1 0 1 1 1 1 0 1

15 0 0 0 1

1 1

1 1

16 0 1 1 1 1 0 0 1 1 1 0 1 1

17 1 0 1 0 1 1 1 0 0 0 1 0 0

18 0 0 0 0 0

После восемнадцатого тактового импульса на тактовой шине 9 устройство возвращается в исходное нулевое состояние, а затем при непрерывном поступлении тактовых импульсов по тактовой шине 9 начинается новый цикл работы, который повторяется через каждые 18 тактов.

В таблице представлено функционирование (истинность) предлагаемоro синхронного делителя частоты на 18.

Использование предлагаемого синх30 ронного делителя частоты на 18 по сравнению с известным позволяет уменьшить количество элементов и цепей, что приводит к упрощению устройства, снижению потребляемой мощности и повьппению надежности и быстродействия, 1 .ри этом длительность импульсов переноса на выходах устройства увеличивается в четыре раза, что обуславливает возможность использова40 ния на выходах устройства элементы, имеющие в восемь раз меньшую предельную частоту переключения, т.е. повышается надежность работы при каскадном соединении устройств. Форму лаизобретения45

Синхронный делитель частоты на 18, содержащий первый — пятый IK-триггеры, счетные входы которых соединены с тактовой шиной устройства, R-входы всех IK-триггеров соединены с шиной сброса устройства, вьглоды пятого IK-триггера являются выходными шинами устройства и при этом К-вход и прямой выход первого IK-триггера соединены соответственно с шиной логической "1" и с первым входом элемента И, выход которого соединен с

I-входом пятого IK-триггера, о т л и ч а ю шийся тем, что, с целью повышения надежности работы устройства, инверсный выход первого

IK-триггера соединен с 1-входом четвертого IK-триггера и с I K-входами второго IK-триггера, прямой выход которого соединен с К-входом четвертого IK-триггера, прямой выход которогo соединен с I-входом третьего

IK-триггера, прямой выход которого соединен с I-входом первого IK-триггера, инверсный выход второго IKтриггера соединен с К-входом третьего IK-триггера, инверсный выход четвертого IK-триггера соединен с вторым входом элемента И, выход которого соединен с К-входом пятого

IK-триггера.

1274152

Составитель С.Клевцов

Техред И.Попович

Корректор В.Бутяга

Редактор Э.Слиган

Подписное

Заказ 6490/58 Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, .ул.Проектная, 4