Делитель частоты с нечетным коэффициентом деления

 

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частоты, требующих повышенного быстродействия. Цель изобретения - повышение быстродействия и надежности функционирования - достигается обеспечением синхронного режима работы. Делитель частоты содержит счетные триггеры 1-9, тактовую шину 10, вспомогательный триггер 11. Для достижения поставленной цели в делитель введен логический элемент.И-ИЛИ-НЕ. Работа делителя частоты поясняется по временным диаграммам фиг. 2 и 3 в описании изобретения . Там же приведены фиг. 4 и 5, на которых показаны электрические схемы устройства для коэффициентов деления 5 и 9 соответственно. 5 ил. О) 8иявЗ Фиг..} КС со О1 J

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3730498/24-21 (22) 24.04.84 (46) 23.02.86. Бюл. 11 - 7 (72) Н).И.Нежевенко (53) 621.374.4 (088.8) (56) Справочник по интегральным микросхемам. Под ред. Б.В.Тарабрина.

Изд. 2-е.-М.:Энергия, 1980, с. 625, рис. 5-90.

Авторское свидетельство СССР

У 1132368, кл. Н 03 К 23/00, 03.11.82. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С НЕЧЕТНЫМ

КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ (57) Изобретение относится к импульсной технике и может быть использова„„Я0„„1213541

Ш4 H 03 К 23/40 но в синтезаторах частоты, требующих повышенного быстродействия. Цель изобретения — повьппение быстродействия и надежности функционирования— достигается обеспечением синхронного режима работы. Делитель частоты содержит счетные триггеры 1-9, тактовую шину 10, вспомогательный триггер 11. Для достижения поставленной цели в делитель введен логический элемент И-ИЛИ-HE. Работа делителя частоты поясняется по временным диаграммам фиг, 2 и 3 в описании изобретения. Там же приведены фиг. 4 и 5, на которых показаны электрические схемы устройства для коэффициентов деления 5 и 9 соответственно, 5 ил.

1213541

50

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот, требующих повышенного быстродействия.

Цель изобретения — повышение быстродействия и надежности функционирования за счет обеспечения синхронного режима работы.

На фиг. 1 приведена электрическая функциональная схема делителя часто—, ты с нечетным коэффициентом деления; -на фиг. 2 и 3 -временные диаграммы, поясняющие работу делителя при различных полярностях входных импульсов; на фиг. 4 и S — электрические схемы устройства с конкретным значением коэффициента деления: девять и пять соответственно.

Делитель частоты с нечетным коэффициентом деления содержит 11 счетных триггеров 1 — 9, С -входы которых подключены к тактовой шине 10, инверсный выход каждого счетного триггера 1 — 9 соединен с K -входом последующего, инверсный выход вспомогательного триггера 11 соединен с -входом первого счетного триггера 1, первый вход элемента И-ИЛИНЕ 12 подключен к прямому выходу вспомогательного триггера 11, ).- и

K -входы вспомогательного триггера

11 соединены с инверсным выходом h --го счетного триггера 9 и с вторым входом элемента И-ЦЛИ-НЕ 12, третий вход которого соединен с

; актовой шиной 10 и с C -входом вспомогательного триггера 11, инверсный выход h -го счетного триггера 9 соединен с 3 -входами нечетных счетных триггеров 3,4,6,8, кроме первого триггера 1.

Реализация устройства с коэффициентом деления K* требует и счетКд -1 ных триггеров, где h = — 2 — так45 тируемых отрицательным (положительным) фронтом входного импульса, вспомогательный триггер, тактируемый положительным (отрицательным) фронтом входного импульса и элемент И-ИЛИ-НЕ.

Рассмотрим работу устройства с коэффициентом деления K = 4м+1, где м=0,1,2 ° ..

Допустим, h триггеров 1 — 9 тактируются отрицательным, а вспомога55 тельный триггер 11 положительными фронтами входного (с шины 10) им.пульса (фиг. 2а).

В исходном состоянии триггеры устройства обнулены. При этом на 1 -входах триггеров 1,3,4,6,8 (Фиг. 2 Ь,р, g,,u) имеет место единичный уровень за счет перекрестных связей с инверсных выходов триггеров 11 и 9. Таким образом,h триггеров 1 — 9 и вспомогательный триггер 11 подготовлены к переключению по их С вЂ” входам.

На вход устройства (шину 10) по— даются импульсы тактовой частоты 1 отрицательной полярности (фиг. 2а).

Первый тактовый импульс переводит линейку из триггера 9 (фиг. 2h-KI в единичное . состояние, взводит триггер 1 (фиг. 2о.). Переключение триггера 9 (фиг. 2К) приводит к блокировке нечетных триггеров 3,4, 6 и 8 по их 1 — входам (фиг. 2,),ж,uI .

Одновременно на выходе элемента 12 начинает формироваться положительный полупериод выходного импульса устройства (фиг. 2 Н). Последующие входные импульсы последовательно переключают триггеры 1 — 9. При этом каждый последующий триггер увели—

I чивает длительность выходного сигнала предыдущего триггера на 1/f,,т.е. на триггере 1 формируется импульс, длительностью 1/f (фиг. 2о ) на триггере 2 — 2/f (фиг. 2 ), на триггере 3 вЂ, 3/j (фиг. 2 ), и так далее, на триггере 9 - 1/ (фиг. 2K).

По срезу (+1) -ro входного импульса триггер 9 переводится в исходное состояние (фиг. 2 К), тем самым заканчивается формирование требуемой длительности И)Ц (фиг. 2 K), разблокируются нечетные триггеры

3,4,6 и 8 (фиг. 22,),w,ц) и подготавливается к переключению триггер 11 (фиг. 2 и).

По фронту (<+ 1)-го тактового импульса срабатывает триггер 11 (фиг. 2м), что приводит к блокировке по 3 -входу триггера 1 (фиг. 2о)..

При этом завершается формирование положительного полупериода выходного импульса устройства (фиг. 2и).

По срезу(п +2)-ro входного импульса линейка из 4-1 триггеров

2 — 9 (фиг. 2jq — К ) переводится в единичное состояние. Переключение триггера 9 (фиг. 2 K) приводит к блокировке нечетных триггеров 3,4,6 и 8, по их j -входам (фиг. 2z,,ж,u). Одновременно на выходе элемента 12

213541!

3 1 начинает формироваться отрицательный полупериод выходного импульса устройства (фиг. 2H). Последующие-тактовые импульсы последовательно переключают Н вЂ” 1 триггеров 2 — 9 (фиг. 26 в К ) . При этом каждый последующий триггер увеличивает длительность выходного сигнала предыду. щего триггера на 1/E, т.е. на триггере 2 формируется импульс, длительностью 1/f (фиг. 25), на триг гере 3 — 2/S (фиг. 2 ), на триггере 9 — н -1/j (фиг. 2к) . По срезу (2Н+1) -го входного импульса триггер 9 переводится в исходное состояние, тем самым заканчивается формиронение требуемой длительности и — 1( (фиг 2 К), разблокируются нечетные триггеры 3,4,б и 8 (фиг. 2,q,ж,и) и подготавливается к переключению триггер 11 (фиг. 2 N). По фронту (2И+1) -го тактового импульса переключается триггер 11,(фиг. 2М), что приводит к разблокировке триггера 1 (фиг. 28). При этом на выходе элемента 12 завершается формирование отрицательного полупериода выходного импульса устройства (фиг. 2 H) .

Таким образом, все элементы устройства оказываются в исходном состоянии и возможен очередной цикл формирования выходного импульса. На выходе устройства сформирована требуемая частота, соответствующая установленному коэффициенту деления К со скважностью, равной двум (фиг.2н).

Работа устройства при противоположной полярности тактирования и счетных триггеров и вспомогательного триггера аналогична и поясняется соответствующими временными диаграммами (фиге 3).

Блокировка. триггеров 1,3,4,6 и 8 по их j --входам связана с необходимостью приведения их s исходное состояние по окончанию формирования полупериода выходного импульса устройства, что в свою очередь, исключает необходимость введения аналогичной блокировки триггеров 2,5,7 и 9. Последние после окончания формирования соответствующих длительнастей работают в счетном режиме до разблокировки триггером 9 триггеров 1,3,4,б и 8. При этом триггеры 1,3,5,7 и 9 устанавливаются в ис ходное состояние автоматически.

Рассмотрим работу делителя частоты с нечетным конкретным значением!

55 коэффициента деления, построенного по изложенному принципу. !

Допустим, что Н счетных триггеров тактируются отрицательным, а вспомогательный триггер положительным фронтом входного импульса, Делитель с Кч=9 работает следующим образом (фиг. 4).

В исходном состоянии триггеры 1

5 делителя обнулены.

При этом íà g и I(-входах этих триггеров имеет место единичный уровень.

На выход устройства подаются импульсы тактовой частоты 1 отрицательной полярности. Первый импульс переводит триггеры 1 — 4 в единичное состояние.

Переключение триггера 4 приводит к блокировке триггеров 3 и 11. Одновременно на выходе элемента. 12 начинает формироваться, положительный полупериод выходного импульса устройства. Последующие входные импульсы последовательно переключают триггеры 1 — 4. При этом на триггере 1 формируются импульсы, длительностью 1/f, на триггере

2 — 2/<, на триггере 3 — 3/r, на триггере 4 — 4/f

По срезу пятого входного импульса триггер 4 переводится в исходное состояние, тем самым заканчивается формирование импульса требуемой длительности 4/f, разблоки,руются триггеры 3 и 11. По фронту пятого входного импульса срабатывает триггер 11, что приводит к бло-. кировке по 2 -входу триггера 1. При этом на выходе элемента 12 завершается формирование положительного полуиериода выходного импульса устройства. По срезу шестого входного импульса триггеры 2 — 4 переводятся в единичное состояние. Переключение триггера 4 приводит к блокировке триггеров 3 и 11. Одновременно на выходе элемента 12 начинает формироваться отрицательный полупериод выходного импульса устройства. Последующие входные импульсы последовательно переключают триггеры 2 — 4. При этом на триггере 2 формируется импульс, длительностью 1/, на триггере 3-2/, на триггере 4 - 3/f.

По срезу девятого входного импульса триггер 4 переводится в исходное состояние, тем самым заканчивается формирование импульса тре1213541

ОЛЛПЛЛ

Ю

Z буемой длительности 3/f, разблокируются триггеры 3 и 11. По фронту девятого входного импульса срабатывает триггер 11, что приводит к разблокировке триггера 1.. По срезу десятого входного импульса на выходе элемента И-ИЛИ-НЕ 12 завершается формирование отрицательного полупериода выходного импульса устройства.

Таким образом, на выходе устройства сформирован импульс . с частотой f/Q со скважностью, равной двум.

При положительных входных импульсах тактовой частоты работа устройства происходит аналогично описанному.

Формула .изобретения

Делитель частоты с нечетным коэффициентом деления, содержащий h счетных триггеров, С-входы которых подключены к тактовой шине, инверсный выход каждого счетного триггера соединен с k -входом последующего, инверсный выход И -ro счетного триггера соединен с -входами всех нечетных счетных триггеров, кроме первого, инверсный выход вспомогательного счетного триггера соединен с 2 -входом первого счетного триггера, о т— л и ч а ю шийся тем, что, с целью повышения быстродействия и на10 дежности функционирования за счет обеспечения синхронного режима работы, в него введен элемент И-ИЛИ-НЕ, первый вход которого подключен к прямому выходу вспомогательного счет15 ного триггера, 1 и К -входы которого соединены с инверсным выходом

h -го счетного триггера и со вторым входом элемента И-ИЛИ-НЕ, третий вход которого соединен с тактовой шиной и с С -входом вспомогательного счетного триггера, при этом вспомогательный счетный триггер тактируется отличным от b счетных триггеров фронтом входного импульса.

1213541 а

Р д г д е

Ж юг.,7

Фиг4

ВНИИПИ Заказ 786/61 Тираж 813 Подписное

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4