Счетчик в коде грея

 

Изобретение относится к области построения устройств цифровой вычислительной техники и дискретной автоматики , преимущественно на потенциальных логических элементах неизбыточных базисов; Цель изобретения - упрощение устройства. Достигается она за счет введения новых функциональных связей между схемными элементами . Счетчик кода Грея может быть реализован на элементной базе в виде логических элементов (ЛЭ) И-НЕ или ИЛИ-НЕ. Счетчик содержит счетный вход 1, RS-триггеры 2 и 3, ЛЭ 4, TV -триггер 5 первого разряда, содержащий RS-триггер, TV -триггер 7 второго разряда, синхронные RS - триггеры 8 и 9 в (п-1)-м и iп-м разрядах . В описании изобретения приводится вариант реализации устройства на ЛЭ И-НЕ. Работа поясняется по приведенным в описании таблицам. 2 табл. 2 ил. (Л Ipaap/iS 52pa { fS S {fr-t}-pff3f Aff em(.frtr3p. ft-fej/f ND IC 01

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

1 А (19) (11) (51) 4 Н 03 К 23/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ::

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ фиа1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3798359/24-21 (22) 08.10.84 (46) 15.04.86. Бюл. Ф 14 (71) Всесоюзный научно-исследовательский институт радиовещательного приема и акустики им. А.С. Попова (72) И.M. Лазер и Г.С. Брайловский, 53) 621.374.322 (088.8)

56) Гуртовцев А.Л. и др. Логическое проектирование устройства автоматики. Рига: Зинатне, )978.

Проектирование микроэлектронных цифровых устройств. M.: Советское радио, с. 168, 1977. (54)СЧЕТЧИК В КОДЕ ГРЕЯ (57)Изобретение относится к области построения устройств цифровой вычислительной техники и дискретной автоматики, преимущественно на потенциальных логических элементах неизбыточных базисов. Цель изобретения упрощение устройства. Достигается она за счет введения новых функциональных связей между схемными элементами. Счетчик кода Грея может быть реализован на элементной базе в виде логических элементов (ЛЭ)

И-НЕ или ИЛИ-НЕ. Счетчик содержит счетный вход 1, RS-триггеры 2 и 3, ЛЭ 4, TV -триггер 5 первого разряда, содержащий RS-триггер, TV -триггер

7 второго разряда, синхронные RS— триггеры 8 и 9 в (n-1)-м и .n-м разрядах..В описании изобретения приводится вариант реализации устройства на ЛЭ -HE. Работа поясняется по при- фу веденным в описании таблицам. 2 табл.

2 ил. С::

225011 2

1О

Счетчик в коде Грея (фиг. 1) содержит счетный вход 1, первый н второй RS òðèããåðû 2 и 3 и логический элемент 4, ТЧ-триггер 5 первого разряда, содержащий Й5 †тригг 6, выходы которого являются выходами ТУ-триг-. гера 5, ТЧ-триггер 7 второго разряда, синхронные 06-триггера 8 и 9 в (и-1)-ом и п-ом разряде. Первый выход первого RS -триггера 2 соединен с R --входом второго RS -триггера 3 и первым Ч -входом ТЧ-триггера 5 первого разряда, первый выход второго 115 -триггера 3 соединен с первым входом логического элемента 4, выход которого соединен с 11 -входом первого RS -триггера 2 и вторым V -входом

ÒY-триггера 5 первого разряда, Ч входы каждого TV -триггера каждого разряда, кроме первого, соединены с первым выходом TY -триггера предыдущего разряда, со вторыми выходами

TY -триггеров всех предшествующих разрядов, кроме предыдущего, и вторым выходом первого 06-триггера 2, синхровходы RS — триггера 8 (n-1)-го разряда соединены соответственно со счетным входом 1, вторым выходом первого RS -триггера 2, вторыми выходами TY -триггеров 5 и 7, всех разрядов, кроме (n-2)-го, первым выходом TY-триггера (n-2)-ro разряда

Счетный вход соединен также с Т-входами всех ТЧ-триггеров 5, 7,... и

5-входом первого 06 -триггера 2, 1-вход RS -триггера 6 TY-триггера

5 первого разряда соединен со вторым входом логического элемента 4 и первым 6 --входом второго RS -триггера 3, 6-вход RS -триггера 6 TY-триггера 5 . первого разряда соединен с третьим входом логического элемента 4 и входе 1 вызывает переключение †то разряда из старших (n-1) 50

1 1

Изобретение относится к построению устройств цифровой вычислительной техники и дискретной автоматики, преимущественно на потенциальных логических элементах неизбыточных базисов °

Цель изобретения — упрощение устройства.

Счетчик в коде Грея может быть реализован на элементной базе в виде логических элементов И-НЕ или ИЛИ-НЕ.

На ф,"г. 1 изображена структурная схема и -разрядного счетчика Грея; на фиг. 2 — структурная схема четырехразрядного счетчика Грея, выполненного на логических элементах И-НЕ. вторым б -входом второго RS -триггера 3. Первый и второй выходы RS— триггера 8 (n-1)-ro разряда соединены соответственно с 6 — и R -входами R6 -триггера 9 n-ro разряда, первый и второй выходы которого соединены попарно соответственно с R —и 6 -входами 66 -триггера 8 (n-1)го разряда. Последовательность полных состояний триггеров описывает функционирование счетчика, TY -триггера которого переключаются по фронту импульса на Т-входе (реализация на логических элементах И-НЕ).

Состояния на всех выходах триггеров и элемента 4 указаны в табл. 1 после окончания переходных процессов, вызванных последним переключением сигнала на счетном входе 1.

Переключения TY-триггера 5 первого разряда происходит при сигналах логической единицы на первом выходе RS -триггера 2, на выходе логического элемента 4 по фронту сигнала на счетном входе l. При этом первым переключается в состояние логического нуля сигнал на 8 — или на R -входе RS -триггера 6 TY-тригt гера 5, после него параллельно переключается RS -триггер 6 TY-триггера

5 и RS -триггер 3 устанавливается в состояние логической единицы, На выходе элемента 4 сохраняется сигнал логической единицы, поэтому состояние первого RS -триггера 2 не изменяется, что не позволяет в этом такте переключаться другим разрядам.

Затем по срезу сигнала на входе 1 устанавливается сигнал логической единицы на В- и 5 -входе R5 -триггера 6 TY -триггера 5 и сигнал логического нуля на выходе элемента 4, после него устанавливается сигнал логической единицы на двух выходах первого RS -триггера 2, Последующий фронт импульса на счетном разрядов, для которого предыдущий разряд находится в состоянии логической единицы, а все остальные - в состоянии логического нуля (исключение составляет только п-ный разpap RS -триггера 9, который переключается в состояние логического нуля при условии, что предшествующие pasряды находятся в состоянии логического нуля. Параллельно с переключе»

3 !225011 4 кием одного из старших (n-1) разрядов вого разряда и первь первый 85 триггер 2 переключается из триггера 7 второго р состояния двух логических единиц по входы 65 -триггера 9 первому и второму выходам в состоя- ряда соединены соотв ние логического нуля по первому вы- 5 счетным входом, втор ходу и логической единицы по второ- первого R5 -триггера му, что вызывает переключение второ- ходами TY-триггеров го RS -триггера 3 в состояние логи- вертого разрядов 8 и ческого нуля и затем переключение счетный вход соедине элемента 4 в состояние логической !0 первого В5 -триггера .единицы. Последующий срез импульса TV-триггеров 5 и 7, на счетном входе 1 установит первый триггера 6 TV-тригге

RG-триггер 2 в состояние логического разряда соединен со нуля. Состояние счетчика в коде Грея элемента 4 и первым формируется на первых выходах триг- !5 рого R5 -трйггера 3, геров 5, 7,...,8, 9. гера 6 Т -триггера 5

Функционирование счетчика, TY —.триггера которого переключаются по срезу импульса на .Т-входе, например по построении TY-триггеров на логических элементах ИЛИ-НЕ, происходит аналогично, при этом сигналы на выходах первого 05 -триггера 2, элемента 4 нулевого разряда, на счетном входе

1 и на R- и 5-входах R5 -триг25 гера 6 Т -триггера 5 первого разряда будут инверсными.

На фиг. 2 представлен четырехразрядный счетчик в коде Грея, построенный на логических элементах И-НЕ.

Он содержит счетный вход 1, первый

2 и второй 3 !15 -триггеры и логический элемент 4, Т -триггер 5 первого разряда, содержащйй, в свою очередь, R5 -триггер 6, выходы которо- 35 го являются выходами TY-триггера 5 первого разряда, ÒY-триггер 7 на втором разряде, синхронный R5-триггер 8 третьего разряда и синхронный

R6-триггер 9 четвертого разряда, 40 причем первый выход первого Й5 -триггера 2 соединен с R -входом вторичного R5 -триггера 3 и первым V входом TY-триггера 5 первого разряда, первый выход второго R5 --триггера 45

3 соединен с первым входом логического элемента 4, выход которого соединен с,R --входом первого RS --триггера 2 и вторым Ч -входом Т -триггера

5 первого разряда, Y .. -— входы TY-триг- 50 геры 7 второго разряда соединены попарно с первым выходом TY-триггера

5 первого разряда и вторым выходом первого R5 --триггера 2. Синхровходы

R8-триггера третьего разряда 8 соеди- 55 иены попарно со счетным входом 1, вторым выходом первого RG -триггера

2, вторым выходом TY-триггера 5 пер" м выходом TVазряда. Синхрочетвертого .разетственно со

ыми выходом

2 и вторым вытретьего и чет9. Кроме того, н с 5 -входом

2 и T-входами а R -вход RS— ра 5 первого вторым входом

5 -входом вто5 -вход Ю -тригпервого разряда соединен с третьим входом элемента

4 и вторым g -входом второго триггера 3. Первый и второй выходы

R5-триггеры третьего разряда соединены соответственно с $- и R— входами (5 -триггера 9 четвертого разряда, первый и второй выходы которого соединены соответственно с

S- u R -входами R5 -триггера 8 третьего разряда. Первый R5-триггер

2 построен на элементах 10 и 11, а второй R5 -триггер 3 — на элементах 12 и !3. TY-триггеры первого и второго разрядов 5 и 7 выполнены на элементах 14-19, причем RS -триг"

rep 6 TY-триггера 5 первого разряда построен на элементах 18 и 19.

RG-триггеры третьего и четвертого разрядов 8 и 9 построены на элементах 20-23. Функционирование счетчи-, ка (фиг. 2), построенного на логических элементах И-НЕ, поясняется последовательностью полных состояний, представленных в табл, 2, где указаны состояния эле11ентов после окончания переходных процессов, вызванных последним переключением сигнала на счетном входе 1.

Переключения элемента 18 TY-триггера первого разряда 5 происходят при сигналах логической единицы на выходах элементов 4 и 10 по фронту сигнала на счетном входе 1. При этом первым переключается в логический нуль сигнал на входе элемента

18 или 19 йб -триггера б TY-триггера 5 первого разряда, после чего параллельно переключаются элементы 18 и 19 и элемент 12 в состояние логической единицы, а элемент 13 — в состояние логического нуля, на выходе элемента 4 сохраняется сигнал логитриггеры и логический элемент, а также TY-триггер первого разряда, содержащий R6 -триггер, выходы которого являются, выходами TY-триггера первого разряда, TV-триггер в каждом из последующих (п-3) раарядов, синхронный R5 -триггер (n-1)-го разряда и синхронный R5 -триггер

n-ro разряда, первый выход первого

R5-триггера соединен с R -входом второго R5 -триггера и первым 1 -входом Т!!-триггера первого разряда, первый выход второго RG -триггера соединен с первым входом логического элемента, выход которого соединей

В с R -входом первого R5 -триггера и вторым 7 -входом ÒY -триггера первого разряда, Y --входы Т7-триггера каждого разряда, кроме первого, соединены с первым выходом TV-триггера предыдущего разряда и с вторыми выI ходами TV-триггеров всех предшествующих разрядов, кроме предыдущего, и вторым выходом первого !15 -триггера, синхровходы g5 -триггера (п-1)-го разряда соединены со счетным входом счетчика в коде Грея, вторым выходом первого 15 -триггера, вторыми выходами TY-триггеров всех разрядов, кроме (n-2), и первым выходом TY-триггера (п-2)-го разряда, синхровходы RSтриггера n-ro разряда соединены со счетным входом, вторым выходом первого R5 -триггера и вторыми выхода1 ми TY-триггеров (n-2) разрядов, кроме того, счетный вход соединен с

Т-входами, всех TV-триггеров и 5 -входом первого R5 -триггера, о т л ич а ю шийся тем, что, с целью упрощения счетчика, !1 -вход RS -триггера TY-триггера первого разряда сое- . динен с вторым входом логического элемента и первым 5 -входом второго

Яб-триггера, а 6 -вход !15 -триггера

TV-триггера первого разряда соединен с третьим входом логического элемента и вторым 8 -входом второго

RG-триггера, при этом первый и второй выходы Йб-триггера (n-1)-ro разряда соединены попарно соответственно с $- и R--входами Кб -триггера n-ro разряда, первый и второй выходы которого соединены попарно соответственно с R- и 5 -входами !

16-триггера (и-1)-ro разряда.

5 1225011 б ческой единицы, поэтому состояние элементов 10 и !1 первого 1(б -триггера 2 не изменяется, что не позволяет в этом такте переключиться другим разрядам. Затем по срезу сигнала на счетном входе 1 устанавливаются сиг налы логической единицы на входах элементов 18 и 19 R5 -триггера 6

Т!!-триггера 5, сигнал логического нуля на выходе элемента 4, после 10 чего устанавливаются сигналы логической единицы на выходах элементов 10 и )l первого RS -триггера 2.

Последующий фронт сигнала на счетном входе 1 вызовет переключение одного иэ триггеров 7, 8 и 9 трех старших разрядов, для которого предьщущик разряд находится в состоянии логической единицы (исключение сос-! тавляет только четвертый разряд — он 20 переключается в состояние логического нуля при логическом нуле на выходе триггера третьего разряда 8), а все остальные предшествующие разряды находятся в состоянии логического нуля. Параллельно с переключением одного из трех триггеров 7, 8 и 9 элементы 10 и 11 первого RS -триггера 2 переключаются из состояния двух логических единиц в состояние логическо- 30 го нуля на выходе элемента 10 и логической единицы на выходе элемента 11, что вызывает переключение элементов

l2 и 13 второго 85 -триггера в сос-. тояние логического нуля и единицы соответственно и затем элемент 4 переключается s состояние логической единицы. Последующий срез импульса на счетном входе 1 установит элементы 10 и 11 первого R5 -триггера 2 в 40 состояние логического нуля и единицы соответственно. Состояния счетчика в коде Грея снимается с выходов триггеров 5, 7, 8 и 9, Функционирование счетчика (фиг.2),45 если его выполнить на элементах

ИЛИ-НЕ, будет происходить аналогично, при этом сигналы на входах элементов 18 и 19 Rá -триггера б TY триггера первого разряда 5-, на счет- БО ном входе 1 и на выходах элемента

4, элементов 10 и ll первого RS " триггера 2 будут инверсными.

Формула изобретения

Счетчик в коде Грея, содержащий Я счетный вход, первый и второй Р—

)гг50.И

Таблица) Состояние триггеров, и элемента 4

Состояние разрядных триггеров вхоНа пер-, вом выходе триггера 3

На первых выходах триггеров де 1

На выходах триггера 2

На входах триггера 6

На выходе элемен та.4

8 9

5 7

В S первом втором

1 1 1 О 0 0 0 О

О

1 0 1 0 О 0 О

1 1 1 О 0 0 О

1 1 1 1 0 О О ! 1 1 1 О О 0

0 1 О 1 О О О

1 I О ) О О О

О

О

О, О

О

° ° ° ° ° °

О! 1 О О О 1 О

1 О О О I 1

1 1 О О О 1 1

1 О 1 О О 1 1 °

3 1 I О 0 1 1

1 1 1 О 1 1 .о

0 l О 1 О 1 1

1 I

1 О

О О

О

0

О

° е ° ° ° ° 1...с

° ° °

) 1 О О 0 0 3

i l О О О О О

0

I 2250 1 I

10.

Таблица2

Состояния на выходах элементов

Состояния на выходах элементов

Состояния на входах элементов

Вход

22 триг " геров

18 триггеров

Триггера 6

Триггера 2

Триггера 3

10 11

4 19 18

° Г

l2 13

1 1 0 0 0 0

1 1

0 1

I 0

0 0 0

0 0 0

1 0 1

0 0 1 1 1

1 0 0

1 1 1

1 1 1

0 1 0

0 0 1

1 1 1

1 0 0

0 1 0 0

0 1 0 0

0

0

1 - 1

1 1

1 1

0 1

0

1 1

0 1 1

1 1

1 1

0 1

1 0

1 0

1 1

0 1

1 0

1 0

1 1

0 1

0 1

0 0

1 1

0 1

0 0

1 1

1 1 0

1 l 0

1 I 0

f 0

0 1 0

0 1 0

0 1 0

0 1 0

1225011

Составитель О. Скворцов

Техред В.Кадар Корректор М. Самборская

Редактор. И. Сегляник

Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 1968/59

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4