Нелинейный интерполятор

 

Изобретение относится к автоматике и вычислительной технике. Нелинейный интерполятор содержит блок задания аргумента, блок памяти узловых значений ординат интерполируемой функ ции, п кодоуправляемых делителей напряжения (где п 2х-2; х - степень интерполирующего полинома), блок инверторов , коммутатор, п/2 блоков памяти коэффициентов интерполяции,две группы по п/2 регистров и выходной сумматор. В процессе работы по коду старших разрядов аргумента осуществляется выборка узловых значений ординат для рабочей области интерполяции , а по КОДУ младших разрядов выборка значений коэффициентов интерполяции . С помощью кодоуправляемых делителей формируются произведения соответствующих узловых орди-. нат и коэффициентов интерполя1щи,которые затем суммируются в выходном , сумматоре. Упрощение интерполятора за счет сокращения объема памяти коэффициентов интерполяции достигас 9 ется на основе использования двух (Л тактного режима выборки из блоков памяти коэффициентов. В первом такте осуществляется выборка коэффициентов по значениям мпадших разрядов аргумента, представленных в прямом коде, а во втором такте - пред ставленных в обратном коде. .2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) СВ (зц 4 G 06 6 7/30 ф р- p". а

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

i Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3908527/24-24 (22) 11 ° 06.85 (46) 30.10.86. Вюл. и 40 (71) Литовский научно-исследовательский геологоразведочный институт (72) Г.К.Гедрикас (53) 681 ° 3(088.8) (56) Авторское свидетельство СССР, выданное по заявке N 3804604/24, кл. С 06 G 7/30, 1984.

Авторское свидетельство СССР

Р 1125632, кл. G 06 G 7/30, 1983. (54) НЕЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике. Нелинейный интерполятор содержит блок задания аргумента, блок памяти узловых значений ординат интерполируемой функ ции, и кодоуправляемых делителей напряжения (где и = 2х-2; х — степень интерполирующего полинома), блок инверторов, коммутатор, n/2 блоков памяти коэффициентов интерполяции,две группы по n/2 регистров и выходной сумматор. В процессе работы по коду старших разрядов аргумента осуществляется выборка узловых значений ординат для рабочей области интерполяции, а по коду младших разрядов— выборка значений коэффициентов интерполяции. С помощью кодоуправляемых делителей формируются произведения соответствующих узловых орди-. нат и коэффициентов интерполяции,которые затем суммируются в выходном, сумматоре. Упрощение интерполятора эа счет сокращения объема памяти коэффициентов интерполяции достигается на основе использования двухтактного режима выборки из блоков памяти коэффициентов. В первбм такте осуществляется выборка коэффициентов по значениям младших разрядов аргумента, представленных в прямом коде, а во втором такте — представленных в обратном коде..2 ил.

1267446

Изобретение относится к автоматике и гибридной вычислительной технике и может быть использовано в аналоговых и аналого-цифровых вычислительных и управляющих устройствах и системах.

Цель изобретения — упрощение нелинейного интерполятора за счет сокращения количества блоков памяти

1О коэффициентов интерполяции.

На фиг. 1 представлена блок-схема нелинейного интерполятора; на фиг.2 зависимость коэффициентов полинома

Лагранжа от значений аргумента °

r5

Интерполятор содержит блок 1 эа! дания аргумента, например регис.тр памяти, блок 2 памяти узловых значений ординат интерполируемой функции, и кодоуправляемых делителей напряжения 3 (где п = 2х-2, х — степень интерполирующего полинома), выходной сумматор 4, коммутатор 5, блок 6 инверторов, блоки 7 памяти коэффициентов интерполяции, первую и вторую группы регистров 8 и 9, первую и вто-25 рую шины 10 и 11 ввода тактовых импульсов.

Блок 2 памяти можеФ быть выполнен на перепрограммируемом запоминающем устройстве 12 и группе выходньгх цифро-аналоговых преобразователей 13..

Нелинейный интерполятор работает следующим образом.

Воспроизведение функций выполняется на основе использования интерпо.ляционного полинома Лагранжа

P „=, Ь (n.) f (х;), ;=o где Ь; (n, ) — коэффициенты интерполя— ции (Лагранжевые коэффициенты);

f(х, ) — узловые значения ординат интерполируемой функции.

При этом используется равномерный 45 шаг разбиения на узлы интерполяции, а сама интерполяция осуществляется в центральной части интервала изменения аргумента, которой соответствуют наименьшие скорости изменения

50 коэффициентов интерполяции.

На фиг. 2 изображена зависимость коэффициентов b,(n;) интерпопяционного полинома Лагранжа третьей степени от значений аргумента а ° функции f(x, ) . Для полинома третьей степени в выбранном рабочем интервале нормированные значения коэффициентов

Ъо(n;) jbo(n )макс и b+(n; )/b (n ) изменяются от нуля до единицы, а функции b<,(n ) и b (n ) нормированы естественно. При этом, с учетом симметричного характера изменения коэффициентов интерполяции, на фиг. 2 приняты обозначения:

В процессе работы входной код N; аргумента поступает в блок 1. С выхода блока I старшими разрядами т входного кода из блока 2 памяти выбираются узловые значения интерполиРуемой фУнкции f(x) которые поступают на входы соответствующих цифроаналоговых преобразователей 13 ° Опорные напряжения U „подаются с полярностью, соответствующей полярности коэффициентов b (n ) в выбранном рабочем участке заданного интервала

rr. (фиг. 2) . Выходные напряжения U, U „U „... U, цифро-аналоговых преа В 11 образователей 13 поступают на информационные входы кодоуправляемых делителей 3. Параллельно младшие разряды п, входного кода N; с выхода блока 1 поступают на первый вход коммутатора 5 и на блох 6 инверторов.

С приходом тактового импульса на шину 10 код п,с первой группы входов коммутатора 5 поступает на адресные входы блоков 7 памяти коэффициентов интерполяции Ъ, Ь,,..., Ь„ . Выбранные значения кодов Ъ (п ), Ь (n;) с выходов блока 7 памяти поступают на информационные входы соответствующих регистров 8 первой группы, в которые они записываются тем же тактовым импульсом с шины 10, Затем тахтовый импульс подается на шину 11. Этим тактовым импульсом разрешается прохождение через коммутатор 5 инвертированного значения и кода младших разрядов аргумента на адресные входы блоков 7 памяти. Выбранные значения кодов

Ь (й ),...,Ъ„(й } с выходов блоков

7 тем же тактовым импульсом заносятся в соответствующие регистры 9 второй группы„

Коды обеих групп регистров Ги 9 устанавливают козффиииентыпередачи соответствующих делителей 3 напряжения,напряжения с выходов которых сум мируются на выходном сумматоре 4. С выхода сумматора 4 снимаются значения интерполируемой функции.

1267446

Таким образом, использование свойства симметрии изменения коэффициентов интерполяции позволяет сократить в два раза количество блоков памяти коэффициентов интерполяции при сохранении точности воспроизведения функций.

Для упрощения перенастройки на воспроизведение функций с одинаковыми узловыми значениями ординат и различной степенью интерполирующего полинома на входах выходного сумматора 4 может быть установлена группа выключателей 14, попарным выключением или включением которых обеспечивается переход на различные степени интерполирующего полинома с изменением значений соответствующих коэффициентов.

Формула изобретения

Нелинейный интерполятор, содержащий блоки памяти коэффициентов интерполяции, блок задания аргумента, выходы старших разрядов которого под- ключены к адресным входам блока памяти узловых значений ординат интерполируемой функции, соединенного выходами с аналоговыми входами и кодоуправляемых делителей напряжения

«(где и = 2::-2, х — степень интерпо;лирующего полинома), выходы которых подключены к входам выходного сумматора, отличающийся тем, что, с целью упрощения нелинейного интерполятора за счет сокращения коI личества блоков памяти коэффициентов интерполяции, интерполятор содержит две группы по и/2 регистров, блок инверторов и ко«1мутатор, причем выходы. младших разрядов блока задания аргумента соединены с входами блока инверторов .и первой группой информационных входов коммутатора, подключенного второй группой информационных входов к выходам блока инверторов, первым управляющим входом — к первой шине ввода тактовых импульсов интерполятора и входам разрешения записи регистров первой группы, вторым управляющим входом — к второй шине ввода тактовых импульсов интерполятора и входам разрешения записи регистров второй группы, а выходами — к адресным входам блоков памяти коэффициентов интерполяции, причем выход каждого

i-ro (1 i n/2 ) блока памяти коэффициентов интерполяции подключен к информационным входам -х регистров первой и второй групп, выход каждого i"ro регистра первой группы

3О соединен с управляющим входом i-го кодоуправляемого делителя напряжения, а выход каждого i-го регистра второй группы подключен к управляющему входу (n/2 + i)-го кодоуправляемого делителя напряжения.

1267446

-0,2

Редактор И. Касарда

Заказ 5779/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие,г. Ужгород, ул. Проектная, 4

ОР

02

Составитель С, Казинов

Техред И.Поповйч Корректор С. Шекмар,