Нелинейный интерполятор

 

Изобретение относится к области автоматики и гибридной вычислительной техники и может быть шспользова-но в аналоговых и аналого-цифровых вычислительных и управляющих устройствах и системах. Целью изобретения является повышение точности восстановления функций, заданных с равномерным шагом разбиения по аргументу. Поставленная цель достигается за Счет введения с второго по четвертый цифроаналоговых преобразователей, пятого кодоуправляемого резистора, инвертора кода и блока памяти нелинейной поправки. Использование блока памяти позволяет также накладьгоать на восстанавливаемую функцию некотоi рые периодические составляющие, период которых кратен частоте разбие (Л ния на узлы интерполяции. 2 ил.

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК (so 4 С 06 С 7/30 FT

1 ."Ф

1-Ф 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3804604/24-24 (22) 23.10.84 (46) 23.10.86. Бюл. 11 39 (71) Литовский научно-исследовательский геолого-разведочный институт (72) Г,К. Гедрикас (53) 681.335 (088.8) (56) Авторское свидетельство СССР

11 842853, кл. С 06 G 7/26, 1979.

Авторское свидетельство СССР

Ф 911561, кл. G 06 G 7/30, 1980.

В.Б. Смолов. Функциональные преобразователи информации. Л., 1981, с. 224-227, рис. 6-5. (54) НЕЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к области автоматики и гибридной вычислитель„„SU„„J 265809 А I е ной техники и может быть .использовано в. аналоговых и аналого-цифровых вычислительных и управляющих устройствах и системах. Целью изобретения является повышение точности восста.новления функций, заданных с равно" мерным шагом разбиения по аргументу.

Поставленная цель достигается за

:счет введения с второго по четвертью цифроаналоговых преобразователей, пятого кодоуправляемого резистора, инвертора кода и блока памяти нелинейной поправки. Использование блока памяти позволяет также накладывать на восстанавливаемую функцию некоторые периодические составляющие, период которых кратен частоте разбиения на узлы интерполяции. 2 ил.

1265809

Изобретение относится к автоматике и гибридной вычислительной технике и может быть использовано в аналоговых и аналого-.цифровых вычислительных и управляющих устройствах 5 и системах.

Целью изобретения является повышение точности восстановления функций, заданных с равномерным шагом разбиения по аргументу.

На фиг. 1 изображена блок-схема нелинейного интерполятора; на фиг.2график восстанавливаемой функции.

Нелинейный интерполятор содержит выходной сумматор 1, вычитатель 2, входной регистр 3, блок 4 памяти ординат узлов интерполяции, с первого по четвертый цифроаналоговые преобразователи 5-8, с первого по чет вертый кодоуправляемые резисторы 912, блок 13 памяти нелинейной поправки, инвертор 14 кода, масштабный резистор 15 и пятый кодоуправляемый резистор 16.

Интерполятор работает следующим образом.

Код аргумента К; с приходом стробимпульса записывается во входной регистр 3. Старшие разряды кода аргумента щ; являются адресом дпя блока

ЗО

4 памяти ординат узлов интерполяции, который хранит узловые значения вост роизводимой функции. С поступлением иэ входного регистра 3 на адресный вход блока 4 адреса воспроизводимого З5 участка заданной функции из блока 4 выбираются коды узловых значений для заданного участка и поступают на входы цифроаналоговых преобразователей

5-8, на выходах которых устанавлива- 40 ,ются напряжения U, Uz, U >, U4, соответствующие значениям аргумента тп;,, т;,, m, и ш „(фиг. 2 ) . Зна."чение функцйи необходимо определить в интервале значений аргумента 45

Напряжения (/ и (1, соответственно (1 и U поступают на линейные кодоуправляемые резисторы 10 и 12 и соответственно 9 и 11. Производится 50 линейное интерполирование между узловыми значениями (1 и 0> функции. Выходные значения напряжений в зависимости от задаваемого младшими разрядами входного кода коэффициента де- 55 ления делителей 1 (п; ) равны

0„=0, (}, „l(n;}.

Величина нелинейной поправки прямо зависит от степени кривизны заданной кривой, т.е. от значений (1, и 0 относительно (1 и 0 . Из пассивного блока 13 памяти нелинейной поправки для конкретного n, выбираются значения заданной нелинейной функции ц (n;), определяемой конкретно для воспроизводимого класса функций по коду младших разрядов входного регистра 3 кода. Выходной код нелинейной поправки управляет кодоуправляемым целителем с коэффициентом деления p(n;). Выходное напряжение делителя, соответствующее величине нелинейной поправки, равно с (}а-b Р() где 6(1аb определяется вычитателем

2. Выходное напряжение на выходе выходного сумматора 1 равно (1 =U i0= еых- а с-" +00,, С(п;)+а(} (п }

Нелинейная поправка может быть определена одним из известных способов, например т Ц;(И)/Мсkc(CPЗ(nq

) =! Ф где tp;(n} — нелинейная поправка для

1 -го участка разбиения функции; махс(Ц,(Д вЂ” максимальное значение нелинейной поправки на

1 -м участке разбиения;

rn — количество участков разбиения.

Использование блока 13 памяти позволяет также накладывать на восстанавливаемую функцию некоторые периодические составляющие, период которых кратен частоте разбиения на узлы интерполяции.

Формула изобретения

Нелинейный интерполятор, содержащий входной регистр, выходы младших разрядов которого соединены с управляющими входами первого и второго кодоуправляемых резисторов, а выходы старших разрядов — с адресными входами блока памяти ординат узлов интерполяции, подключенного выходом первой ординаты к входу первого цифроаналогового преобразователя, причем первый вывод первого кодоуправля1265809 еро6

JOIIOCIf емого резистора соединен с первым выводом третьего кодоуправляемого резистора и с первым входом вычитателя, а первый вывод второго кодоуправляемого резистора подключен к первому входу выходного сумматора, соединенного вторым входом с первым выводом мостового резистора, о т л и ч аю шийся тем, что, с целью повышения точности восстановления функций,10 заданных с равномерным шагом разбиения по аргументу. в него дополнительно введены с второго по четвертый цифроаналоговые преобразователи, пятый кодоуправляемый резистор, инвер- (5 тор кода и блок памяти нелинейной поправки, подключенный адресными входами к выходам младших разрядов входного регистра и входу инвертора кода, а выходами †к управляющим входам 20 пятого кодоуправляемого резистора, соединенного первым выводом с шиной нулевого потенциала интерполятора, а BTopblM выводом — с первым выводок масштабного резистора, подключенного вторым выводом к выходу вычитателя, второй вход которого соединен с первыми выводами второго и четвертого кодоуправляемых резисторов, причем управляющие входы третьего и четвертого кодоуправляемых резисторов подключены к выходам инвертора кода, выход каждого цифроаналогового преобразователя соединен с вторым выводом соответствующего кодоуправляемого резистора, а входы второго, третьего и четвертого цифроаналоговых преобразователей подключены к выходам второй, четвертой и третьей ординат блока памяти ординат узлов интерполяции соответственно.

1265809

mj+g щ

mylar т у пi mj

Фиг.2

Составитель С. Казинов

Техред А.Кравчук Корректор. А. Зимокосов

Редактор А. Ворович

Заказ 5667/48

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4