Интерполятор

 

ИНТЕРПОЛЯТОР, содержащий П+1 регистров (где пстепень интерпопирунщего полинома), п суммирующих интегратсфов, «усилителей слежения-хранения и цифроанапоговых преобразователей, подключенных прямыми и инверсными выходами к входам двух матриц весовых резисторов, выходы первой из которых соединены с, первыми входами суммирующих интеграторов , а выходы второй матрицы весовых резисторов подключены к первым информационным входам усилителей слежения-хранения, соединенных управляющими входами с шиной тактовых импульсов, причем каждый i-й

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕККЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3667659/24-24 (22) 28. 11. 83 (46) 28.02.85. Вюп. У. 8 (72) Г.Г.Костанди и С.С.Полосин .(7 1) Ульяновский политехнический институт (53) 681.335 (088.8) (56) 1. Авторское свидетельство СССР

Ф 877572, кл. G 06 Q ?/30, 1979.

2. Авторское свидетельство СССР

У 765821, кл. Ñ 06 G 7/30, 1978.

3. Авторское свидетельство СССР р- 987634, кл. G 06 Q 7/30, 1981 (прототип). (54) (57) ИНТЕРПОЛЯТОР, содержащий й+1 регистров (где и- степень интерполирумцего полинома), суммирующих интеграторов, и усилителей слежения-хранения и ь+1 цифроаналоговых преобразователей, подключенных прямыми и инверсными выходами к входам двух матриц весовых резисторов, выходы первой из которых соединены с, первыми входами суммирующих интеграторов, а выходы второй матрицы весовых резисторов подключены к первым информационным входам усилителей слежения-хранения, соединенных управляющими входами с ниной тактовых импульсов, причем каждый i--й"

„„SU„„1142848 A диац G 066 7/30 (1 < 6 n ) усилитель слежения-хранения подключен выходом к второму входу i-го и третьему входу (i+1)-ro суммирунзцих интеграторов, а вторым информационным входом — к выходу

i-ro и четвертому входу (i+1)-го суммирукяцих инте граторов, причем выход и-го суммирующего интегратора соединен с выходом интерполятора, информационный вход первого регистра подключен к входу интерполятора, а выход каждого 1-го (1 4 (c p + 1) регистра соединен с информационным входом (i+1)-ro регистра и входом

i-го цифроанапогового преобразователя, отличающийсятем, .что, с целью повышения точности и быстродействия интерполятора, в него введены П интеграторов и ключей, соединенных управляющими входами с шиной тактовых импульсов и входами управления записью регистров, а выходами - с общей шиной интерполятора, причем выход каждого i-ro усилителя слежения-хранения подключен к сигнальному входу j-го дополнительного ключа и входу -го дополнительного интегратора, соединенного выходом с дополнительным входом .1-го суммирующего интегратор а.

1 11428

Изобретение относится к автома, тике и вычислительной технике и может быть использовано для восстановления формы сигналов, заданных своими значениями в,цискретные моменты времени.

Известен интерполлтор, содержащий блок нелинейной интерполяции, коммутатор и фильтр нижних частот (1 1.

Недостатком этого интерполятора является сложность технической реализации при повышенных требованиях к точности интерполяции.

Известен также интерполятор, содержащий сумматоры, интеграторы, аналоговые запоминающие элементы и ключи Г23.

Недостатками данного интерполятора являются пониженная точность интерполяции .

Наиболее близким к изобретению является интерполятор, содержащий (n+1) регистров (где и — степень

25 интерполирующего полинома), я суммирукицих интеграторов, и усилителей слежения-хранения и (и+1) цифроаналоговых преобраз ователей, подключенных прямыми и инверсными выходами к входам двух матриц весовых резис30 торов, выходы первой из которых соединены с первыми входами суммирующих интеграторов, а выходы второй матрицы весовых резисторов подключены к первым информационным входам З5 усилителей слежения-хранения, соединенных управляющими входами с шиной тактовых импульсов, причем каждый

i-й (1 i n ) усилитель слеженияхранения подключен выходом к второму входу i-ro и третьему входу (i+1) -ro суммирующих интеграторов, а вторым информационным входом — к выходу 1-го и четвертому входу (1+1)-ro суммирующих интеграторов, причем выход i-го суммирующего интегратора соединен с выходом интерполятора, информационный вход первого регистра подключен к входу интерполятора, выход каждого <-го S0 (1 1 с ь + 1) регистра соединен с информационным входом (i+1) -го регистра и входом i-ro цифроаналогового преобразователя, а входы управ ления записью регистров подключены к выходу элемента задержки, соединенного входом с шиной тактовых импульсов 3 3.

48 1

Недостатком известного устройства является пониженная точность интерполяции из-за неполной компенсации знакопостоянных погрешностей.

Кроме того, быстродействие интерполяции ограничено влиянием коне ной величины длительности тактовых импульсов на работу импульсной коррекции.

Целью изобретения является повышение точности и быстродействия интерполятора.

Поставленная цель достигается тем, что в интерполятор, содержащий (n+1) регистров (где и- степень интерполирукщего полинома), и суммирующих интеграторов, и усилителей слежения-хранения и (n+1) цифроаналоговых преобразователей, подключенных прямькчи и инверсными выходами к входам двух матриц весовых резисторов, выходы первой из, которых соединены с первыми входами суммирующих интеграторов, а выходы второй матрицы весовых резисторов подключены к первым информационным входам усилителей слежения-хранения, соединенных управляккцими входами с шиной тактовых импульсов, причем каждый

1-й (1 4 1 6 n ) усилитель слеженияхранения подключен выходом к второму входу i-ro и третьему входу (i+1)-ro суммирукщих интеграторов, а вторым информационным входом - к выходу 1-го и четвертому входу (i+13-го суммирукщих интеграторов, причем выход n-ro суммирующего интегратора соединен с выходом интерполятора, информационный вход первого регистра подключен к входу интерполятора, а выход каждого -го (1 4 i < n+ 1) регистра соединен с информационным входом (i+1)-го ре- гистра и входом i-го цифроаналогового преобразователя, дополнительно введены и интеграторов и и ключей, соединенных управляющими входами с шиной тактовых импульсов и входами управления записью регистров, а выходами — с общей шиной интерполя-. тора, причем выход каждого i-го усилителя слежения-хранения подключен к к сигнальному входу j-го дополнительного ключа и входу 1-ro дополнительного интегратора, соединенного выходом с дополните IbHbIM входом

i -ro суммирующего интегратора.

На чертеже схематически изображены (для случая ь =3) регистры 1, 1142

45 цифроаналоговые преобразователи 2, первую матрицу 3 весовых резисторов, суммирующие интеграторы 4, входную матрицу 5 весовых резисторов, усилители 6 слежения-хранения, дополнительные интеграторы 7 и ключи 8, а также шину 9 тактовых импульсов.

Устройство работает следующим о бр аз ом.

Каждый такт инициируется подачей 10 на шину 9 тактового импульса, по заднему фронту которого происходит передача информации в цепочке ре- гистра 1 от каждого правого к левому (по блок-схеме) регистру. Информация из крайнего левого регистра 1 теряется, а в кр айний пр авый р егистр 1 поступает цифровой код новой выборки. Цифроаналоговые преобразователи 2 преобразуют цифровые

20 коды в аналоговую форму и передают напряжения на входы матриц 3 и 5 весовых резисторов, матрица 3 резисторов вычисляет значения, равные разности между производными интер.полирующего полинома в начале участка интерполяции и ожидаемыми значениями напряжений, коч орые должны быть накоплены интеграторами 4 к концу предыдущего такта работы. Эти значения в виде токов поступают на токовые входы суммирующих интеграторов 4 (остальные входы суммирующего интегратора соединены с токовым входом через весовые резисторы). 35

На выходе н -го суммирующего интегратора 4 в течение длительности такта работы формируется выбранный участок, Он выбирается в середине интерполирующей функции, поэтому выходная 40 функция формируется из средних наиболее точных участков интерполирующего полинома.

Матрица 5 резисторов вычисляет ожидаемые значения напряжений на выходах суммирующих интеграторов 4 к концу текущего такта работы. Эти ожидаемые значения в виде токов поступают на первые (токовые) входы усилителей 6 .слежения-хранения, на 50

848 4

-вторые (вычитающие) входы которых поступают фактичвские напряжения с выходов интеграторов 4. Разность этих значений к концу такта работы должна быть равна нулю, но из-за влияния различных случайных факторов, таких как дрейф нуля интеграторов

У неточность подбора элементов, воздействия помех и тому подобное, эта разность может отличаться от нуля.

Под действием следующего тактового импульса, который приходит в конце каждого такта работы, напряжение ошибки запоминается в аналоговой форме усилителем 6 слежения-хранения и в противофазе подается на вход .суммирующего интегратора 4.

Благодаря этому в следующем такте происходит исправление ошибки. Если на входе одного из интеграторов 4 появляется знакопостоянная погрешность, усредненное значение которой за несколько периодов работы отлично от нуля, то через время, равное постоянной интегрирования интегратора 7, íà его выходе появляется интегральное значение этой ошибки, которое с выхода интегратора 7 поступает в противофазе на вход суммирующего интегратора 4, где происходит полная компенсация такого вида ошибок.

На время действия тактового импульса ключи 8 замыкаются и блокируют выходные напряжения усилителей 6 слежения-хранения. Благодаря этому можно расширить длительность тактового импульса, не опасаясь помех на входах суммирующих интеграторов 4 от переходных процессов в усилителях

6 слежения-хранения, или (что то же самое) при неизменной длительности тактовых импульсов увеличить частоту их поступления.

Таким образом, за счет введения интеграторов 7 и ключей 8 достигается повышение быстродействия и точности интерполяции по сравнению с прототипом.

1142848

Составитель Д, Казинов

Техред С.Мигунова Корректор M.Ñàìáoðñêàÿ

Редактор С.Тимохина

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 738/42 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Н-35, Раушская наб., д . 4/5