Линейный интерполятор
ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР, -содержащий сумматор, первьй вход которого является входом интерполятора, .блок деления вход делителя которого подклк чен к выходу блока задания времени интерполяции, а выход - к входу интегратора, выход которого соединен с вторым входом сумматора, отличающийся тем, что, с целью повышения точности интепполяции , выход сумматора соединен с входом делимого блока деления, а блок задания времени интерполяции выполнен в виде генератора функции, линейно убыванщей до нуля. W с
СООЗ СОВЕТСКИХ
СЯИ ЛИР М
РЕСПУБЛИК
1 )
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУД .СТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТЙРЫТЮ (2t) 3563804/24-24 (22) 17 ° 03.83 (46) 23.01.85. Бюл. В 3 (72) Г.А. Соболь и Г.Л. Иуляр (71) Киевское. отделение .Украинского государственного проектного института "Тяжпромэлектропроект" (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР
Ф 364943, кл. С 06 G 7/30, 1971.
2. Авторское свидетельства СССР
В 628500, кл . G 06 С 7/30, 1973 (прототип).,„SU„„1136187 А (54) (57) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР, содержащий сумматор, первый вход которого является входом интерполятора, .блок деления, вход делителя которого подключен к выходу блока задания времени интерполяции, а выход — к входу интегратора, выход которого соединен с вторым входом сумматора, отличающийся тем, что, с целью повышения точности интерполяции, выход сумматора соединен с входом делимого блока деления, а блок задания времени интерполяции выполнен в виде генератора функции, линейно убывающей до нуля.
1 1136
Изобретение относится к вычислительной технике и может быть применено для воспроизведения функций при выводе информации в управляющих вычислительных системах.
Известен интерполятор, содержащий последовательно соединенные сумматор, клю, аналоговое запоминающее устройство и интегратор, выход которого подключен к другому входу сумматора j1) .
Недостатком интерполятора является низкая точность воспроизведения функцйй внутри интервалов интерполяции, связанная с отсутствием посто- янно действующей отрицательной обратной связи, вследствие чего ошибки, накопленные в процессе интегрирования на текущем шаге интерполяции могут быть скомпенсированы только при последующих шагах, Кроме того, постоянная времени интегратора жестко фиксирована и должна быть равна длительности ступенек входногр .напря жения, что сужает областЬ его при» менения.
Наиболее близким по технической сущности к изобретению является линейный интерполятор, содержащий последовательно соединенные сумматор, ключ, аналоговое запоминающее устройство, блок умножения (или деления) с подключенным к одному из его входов блоком задания интервала интерполяции, и интегратор, выход которого подключен к другому входу
35 сумматора Использование блока умножения с блоком задания интервала интерполяции позволяет воспроизводить функции в различном временном масштабе, а отрицательная об40 ратная связь компенсирует на каждом последующем шаге ошибки, накопленные на предыдущих шагах интерполяции )2j.
Недостатком известного интерпалятора является низкая точность воспро. .45 изведения функций, связанная с отсутствием отрицательной обратной связи внутри интервалов интерполяции.
Цель изобретения — повышение точности интерполяции.
Ф
Указанная цель достигается тем, что в линейном интерполяторе, содер- жащем сумматор, первый вход которога является входом интерполятора, блок деления, вход делителя которого под- 55 ключен к выходу блока задания времени интерполяции, а выход — к входу интегратора, выход которого соединен
187 2 с вторым входом сумматора, выход сумматора, соединен с входом делимого блока деления, а блок задания времени интерполяции выполнен в виде генератора функции, линейно убывающей да нуля .
На чертеже приведена функциональная схема предлагаемого линейнога интерполятора..
Интерполятор содержит сумматор 1, блок 2 деления, блок 3 задания времени интерполяции и интегратор 4, вход
5 и выход б.
Работа устройства описывается формулой где у — сиг.нал на выходе интерпалятора; у — сигнал задания на входе 5 ин 3 терпалятора;
Т - длительность шага интерпаляМ ции у
 — текущее время,: прошедшее от начала данного шага интерполяции
Сумматор 1 формирует сигнал у -у, блок 3 задания времени интерполяции выдает величину (Т1„- t) . Блок 2 деления формирует сигнал
Хл Х, И который подается на вход интегратора 4.
Выражение (1) можно привести к виду
dy
У5 У ц (2) (5) С
Till
Окончательно
OR Д Д» t + у
TW о (5) Интегрирование выражения (2) дает
fn(y-у ) Юп (t- Tw) + AC, (3) где С вЂ” постоянная интегрирования.
Потенцирование выражения (3) дает
У вЂ” У, = C{t — TW). (4)
Постоянную С можно найти из началь,ных условий: t О, у у„, где уесигнал на выходе иитерполятора в момент, принятый за начало:отсчета времени
Составитель И. Шелипова
Редактор О. Юрковецкая Техред Т.Фанта Корректор И.Эрдейи
Заказ 10287/38 . Тираж 7!О Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Paymcxaa наб., д. 4/5
Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4
3 . 1136 t
Выражение (5) показывает, что интерполяция осуществляется по линейному закону, и к концу шага интерполяции, когда t T> у достигает значения у>.
Введение постоянно действующей внутри каждого шага интерполяции
87 4 отрицательной обратной связи обеспечивает устранение возможных погрешностей немедленно, а не при последующих maraz интерполяции. Это обстоятельство определяет технико-экономический эффект от использования изобретения.
