Устройство для контроля блоков памяти

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ, содержащее регистр числа/ усилители считывания, блок сравнения, первый формирователь стробирующих сигналов, блок управления, счетчик импульсов, первую группу формировате лей управляющих сигналов, первую группу элементов задержки, первый элемент ИЛИ, первую группу элементов И и накопитель, одни из входов которого подключены соответственно к выходам блока сравнения и к первому выходу блока управления, второй и третий выходы которого соединены соответственно с входом счетчика импульсов и с входами элементов эадержк -и первой группы, выходы которых подключены к входам формирователей управляющих сигналов первой группы, выходы которых соединены с первыми входами элементов И первой грушш, вторые входы которых подключены к выходам счетчика импульсов, а выходы - к входам первого элемента ИЛИ, выход которого соединен с входой первого формирователя стробир оцйх сигналов, выход. которого подключен к первым входам усилителей считывания , причем выходы регистра числа соединены с одними иэ входов блока сравнения, другие входы которого подключены к одним иэ выходов накопителя , другие входы и выходы которого являются контрольными входами и выходами устройства, управляющим выходом и информационньми входами устройства являются четвертый выход блока управления и вторые входы усилителей считывания, о т л и ч а ю щ ее с я тем, что, с целью повышения точности контроля, в него введены второй формирователь стробирующих сигналов, вторая группа формирователей управляющих сигналов, триггер, . { вторая и третья группы элементов И, S второй и. третий элементы ИЛИ и BtoW рая группа элементов зпдержки, входы которых подключены к выходу перС вого Формиров ателя стробирующ1йс сигналов , а выходы - к входам формирователей управляющих сигналбв второй группы, выходы которых соединены с первыми входами элементов И второй группы, выходы ксторых подключены к входам второго элемента ИЛИ, выход которого соединен с входом второго Формирователя стробирующих сигналов, выход которого подключен к третьим со входам усилителей считывания, выходы СХ) которых соединены с входами элементов И третьей группы, выходы которых подключены к входам регистра числа, причем вторые входы элементов И второй группы соединены с выходом триггера , входы которого подключены соответственно к входам элементов задеряоси первой группы и к выходу :третьего элемеита ИЛИ, входы которо:го соединен; с выходами элементов И первой группы.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(51) G, ll С 29/00

OllHCAHHE ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТРЙ (21) 3404353/18-24 (22) 26 ° 03.82 .(46) 23.10.83. Бюл. Р 39 (72) A. И. Савельев (71) Московский ордена Трудового

Красного Знамени текстильный институт им. A.Н.Косыгина (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

Ф 795916, кл. G 11 С 29/00, 1981.

2.. Авторское свидетельство СССР

9 889988550088, кл. G 11 С 29/00, 1982 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ, содержащее регистр числа, усилители считывания, блок сравнения, первый формирователь стробирующих сигналов, блок управления, счетчик импульсов, первую группу формирователей унравлякщих сигналов, первую группу элементов задержки, первый элемент ИЛИ, первую группу элементов

И и накопитель, один из входов которого подключены соответственно к вы ходам блока сравнения и к первому выходу блока управления, второй и третий выходы которого соединены соответственно с входом счетчика импульсов и с входами элементов задержЫи первой группы, выходы которых под" ключены к входам формирователей управлякщих сигналов первой группы, выходы которых соединены с первыми входами элементов И первой группы, вторые входы которых подключены к выходам счетчика импульсов, а выходы - к входам первого элемента ИЛИ выход которого соединен с входом первого формирователя стробирующйх сигналов, выход которого подключви к первым входам усилителей считывания, причем выходы регистра числа соединены с одними из входов блока . сравнения, другие входы которого подключены к одним из выходов накопителя, другие входы и выходы. которо- го являются контрольными входами и выходами устройства, управляющим выходом к информационнымк входами устройства являются четвертый выход бло" ка управления и вторые входы усилителей считывания, о т л и ч а ю ц ее с я тем,.что, с келью повышения точности контроля, в него введены второй формирователь стробирующих сигналов, вторая группа формирователей управляющих сигналов, триггер, вторая и третья группы элементов И, 9 второй и.третий элементы ИЛИ и вторая группа элементов задержки, входы которых подключены к выходу пер- ув вого формирователя стробирующ)(х сиг-. налов, а выходы - к входам формиро:вателей управляющих сигналбв второй группы, выходы которых соединены с первыми входами элементов И второй группы, выходы ксторых подключены к C входам второго элемента ИЛИ, выход

1 которого соединен с входом второго формирователя;стробкрукщих сигналов, СФ выход которого подключен к третьим (g} входам усилителей считывания, выходы . которых соединены с входами элементов И третьей группы, выходы которых (, подключены к входам регистра числа, причем вторые входы элементов И второй группы соединены с выходом триггера, входы которого подключены соответственно к входам элементов за" фь держки первой группы и к выходу третьего элемента ИЛИ, входы которо го соединены с выходами элементов И первой группы.

1949980

Изобретение относится к вычислительной технике.

Известно устройство для контроля блоков памяти, содвржащее блок управ" пения, счетчик, триггер, регистр сдвига, блок. сравнения, регистр, элемент И, блок индикации, элемент задержки и две группы, элементов И fl).

Недостатком этого устройства явля« ется невысокая точность контроля.

Наиболее близким к,изобретению 10 по технической сущностИ является устройство для.контроля блоков памяти, содержащее регистр числа, усилители чтения, формирователь стробирующих сигналов, блок сравнения, блок 15 управления, счетчик, формирователи управляющих сигналов, элемент задержки, элемент ИЛИ, группу элементов И и накопитель, причем выход формиро" вателя стробирующих сигналов подключек к одним из входов усилителей чтения, другие входы которых являются информационными входами устройства, а выходы соединены с входами регистра числа, выход которого подклю" чен к первому входу блока сравнения, второй вход которого н выход соеди" иены соответственно с выходами и с первым входом накопителя, второй вход которого подключен к первому выходу блока управления, третий вход накопителя и второй выход блока управления являются соответственно управлякицими входами и выходом устройства, входы счетчика и элемента задержки подключены соответственно к .третье-. ,му и четвертому выходам блока управления, выходы элемента задержки сое рнены соответственно с входами формирователей управляющих сигналов, выходы которых подключены к первым 40 входам группы элементов И, вторые входы которых соединены с входом счетчика, выходы элемента ИЛИ подклю" чены к выходам группы элементов И, а выход соединен со входом .формирова-45 теля стробирующих сигналов (2).

Недостатком известного устройства является отсутствие возможности автоматического определения оптималь ного времени следования второго сиг- . нала стробирования относительно первого при двухкратном стробировании, что снижает точность контроля.

Цель изобретения - повышение точности контроля.

Поставленная цель достигается тем, что в устройство для контроля блоков памяти, содержащее .регистр числа, усилители считывания, блок сравнения, первый формирователь стробирующих 60 сигналов, блок управления, счетчик . импульсов, первую группу формирова». телей управляющих сигналов, первую группу элементов .задержки, первый элемент ИЛИ,.первую группу элемен- 65 тов И.и накопитель, один из входов которого подключены соответственно к выходам блока сравнения и к первому выходу блока управления, второй и третий выход которого соединены .соответственно с входом счетчика импульсов и с входами элементов задержки первой группы, выходы которых подключены к входам формирователей уп-. равляющих сигналов первой группы, выходы которых соединены с первыми входами элементов И первой группы, вторые входы которых подключены к выходам счетчика импульсов, а выходык входам первого элемента ИЛИ, выход .которого соединен с входом первого формирователя стробирующих сигналов, выход которого подключен к первым входам усилителей считывания, причем выходы регистра числа соединены с одними из входов блока сравнения, другие входы которого подключены к од" ним из выходов накопителя, другие входы и выходы которого являются контрольными входами и выходами устройства, управляющим выходом и инфор-. мационными входами устройства являются. четвертый выход блока управления .и вторые входы усилителей считывания, введены второй формирователь стробирующих сигналов, вторая группа формирователей управляющих сигналов,, триггер, вторая и третья группы .элементов И, второй и третий элементы

ИЛИ и вторая группа элементов задержки, входы которых подключены к выхо" ду первого формирователя стробирующих сигналов, а выходы - к входам формирователей управляющих сигналов второй группы, выходы которых соеди" нены с первыми входамк элементов И второй группы, .выходы которых подключены к входам второго элемента ИЛИ, выход которого соединен с входом второго формирователя стробирующих сигналов, выход которого подключен к третьим входам усилителей считывания, выходы которых соединены со входами элементов И третьей группы, выходы которых подключены и,входам регистра числа, причем вторые входы элементов И второй группы соединены, с выходом триггера, входы которого подключены соответственно к входам элементов задержки первой группы и к выходу третьего элемента ИЛИ,. вхо" ды которого соединены с выходами элементов И первой группы.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит блок 1 управления, первую группу элементов 2 задержки, первую группу формирователей 3 управляющих сигналов, первую группу элементов И 4, счетчик 5 им" пульс@в, накопитель 6, блок 7 сравнения, регистр 8 числа, усилители

9 считывания, первый формирователь

10 стробирующих сигнал подается на,вход формирователя 12, 1 мент ИЛИ 11, второй о ми ов алов, первый эле- .с выхо а

ыхода которого подается сигнал на третьи входы усилителей 9 ля

1 стробирующих сигналов, второй ле для элемент ИЛИ 13 тро ирования сигналов считывания по тов И 14, вто ю г в тор ую группу элеме н- в то о рому аналу. Число сформированных вторую группу формировате" сигналов считывания лей 15 и авля вания по второму кана,г п у р ющих сигналов, вторую лу Равно числу выход ру пу элементов 16 задержки, третий держкй 16 в то в вм одов элемента заэлемент ИЛИ 17 т игге 18 т каналу формируется только один сигнал группу элементов И 19. считывания, рый как и с

Иакопитель 6 является накопителем 30 с, с итыв ания, который считывания второго канала, подается полупостоянного типа, на входы элем н И 19 е тов 9. При совпадесигналов с выходов устройство работает следующим об нии указанных сиг разом. элементов И 19 информационные сигнаПредварительно в накопитель 6 за- лы поступают на вх входы регистра 8, а писыва: тся тв же коды чисел и по твм 15 . затем на одни и из входов блока 7, на бл к же адресам, что и в контролируемый другие входы которо о ороra подается код лок памяти. числа из накопит 6 Э еля . тот код одиПо сигналу из блока 1 происходит иаков с ожида емым кодом числа, счисчитывание информации по очередному тываемого из к онтролируемого блока ти. В это е адресу из контролируемого блока памя памяти. Результаты с таты сравнения сигнаэто же время иэ блока 1 поСту« >о» е. Результаты пает импульс тока на вход элементов налов по обоим таты совпадения сигоим каналам поступают в

2 задержки и на запуск счетчика 5. (накопитель 6. Зат .В coors c атем по этому же адетствии с кодом числа, храня Ресу в контролиру и б . щегося в данный момент в счетчике 5, р5 дается новый с емы лок памяти поотк сигнал на считывание. че ез э.е т Рывается один из элементов И 4 и При этом стробир ование сигнала считыерез элемент ИЛИ 11 поступает управ- вания по первому канал ляющий сигнал на в о каналу производится ал на вход формировате" . по сигналу, поступившему с одно о ля 10, кото ый в р ырабатывает сигнал выходов элементов задержки 2 а по с одного из строб ирования пост

У усилителей 9 (в м тупающий на входы, . второму каналу снова производи дится еляемы (омент времени, опре- многократное стробированив д мый задержкой прохождения сигна- сигналам с выхо ов в (. и, т.е. по ла на элементе э в дов всех элементов залементе задержки 2) и на вход держки 16 (как это описано Ранее) . .элементов задержки 16. Выходйые сиг- разом, общее число сфо ми калы с элементов задержки 16 пооче- сигналов считывания, по аваредно подаются на входы формирователей 15 св а лок, равно n n n гдв с выходов которых они посту- 1 2 етственно число выхо2 пают- на первые входы элементов И 14

I лементов задержки 2 и элемент на вторые входы которых подается раэентов решающий сигнал с выхода триггера 18. Таким об аэом так как т иг о разом, предлагаемое усттриггер 18 к этому времени 4Q РОйствО позволяет oil находится в состоянии 1 вт определить оптиподачи на один из его входов импульза счет мальные времена строби ва рования сигнаса с выхода элемента ИЛИ 17 на ла считывания п и при двухкратйом стробикоторого поступают сигналы с элемеи-. Т на Вход ., Ровании, вследствие чего тов И 4 (предварительно тригг Р 18 очность контроля блоков повышается .

45. ов памятис ° по сигналу иэ блока 1 находится в . Т исходном нулевом состо н ) С ущ ехнико-экономич

>дов элементов И 14 я ии . выхо- во предлагавмог управляющие сиг-,нению с известным зак д гавмого устройства по сравналы поступают на входы элемента

ым заключается в боле

ИЛИ 13, выходной сигнал с которого мяти. высокой тОчнОсти конт ля б ро локов naf

1049980

Сос тавитель T. Зайцева

Редактор О. Черниченко Техред M. Надь. корректор A Дэятко

Подписное

Филиал ППП, Патент, г.ужгород, ул.Проектная, 4

Заказ 8437/50 Тираж 594

BHHHtIH Государственного комитета СССР цо делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5