Устройство для контроля блока памяти

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКА ПАМЯТИ по авт.св. 963107, о т-л и. .ча го щ е е с я тем, что, , с целью повышения надежности устройства , в него введены ключи, дополнительный счетчик HMnyjjbcoB (И. дополнительные второй, третий и четвертый элементы И и накопитель, одни из входов которого подключены соответственно к выходс1М регистра адреса и дешифратора адреса , другие входы являются информационными- , а выходы соединены с входами второго дополнительного элемента И, выход которого-подключен к одним из входов ключей и третьего дополнительного элемента И, другой вход кот-орого является одним из управлякядих входов устройства,а вы ход соединен с одним из входов первого элемента ИЛИ и третьим входом счетчика импульсов, выход крторого подключен к входу дополнительного счетчика импульсов, выход которого является одним из выходов устройства , и к одному из входов четвертого дополнительного элемента И, другой вход которого является другим управляющим входом устройства, i а выход соединен с управляющим входом накопителя, другие, входы клю (Л чей соединены с первыми входами устройства, а выходы являются другими входами устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1043753

ЗШ С 11 С 29 00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,.:

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 963107 (21) 3295405/18-24 (22) 04.06.81 (46) 23.09.83. Бюл. 9 35 (72) В .Н. Бессмертный (531 681.327(088.8) (56) 1. Авторское свидетельство СССР

В 963107, кл. G 11 С 29/00, 1980 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

БЛОКА ПАМЯТИ по авт.св. 9 963107, о т.л и .ч.а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены ключи, дополнительный счетчик импуЛьсов,и дополнительные второй, третий и четвертый элементы И и накопитель, одни иэ входов которого подключены соответственно к выходам регистра адреса и дешифратора адреса, другие входы являются информационными, а выходы соединены с входами второго дополнител -ного элемента И, выход которого подключен к одним нэ входов ключей и третьего дополнительного элемента И, . другой вход которого является одним иэ управляющих входов устройства,а выход соединен с одним иэ входов первого элемента ИЛИ и третьим входом счетчика импульсов, выход которого подключен к входу дополнительного счетчика импульсов, выход которого является одним иэ выходов устройства, и к одному иэ входов четвертого дополнительного элемента И, другой вход которого является другим управляющим входом устройства, а выход соединен с управляющим вхо" дом накопителя, другие. входы ключей соединены-с первыми входами устройства, а выходы являются другими входами устройства.

1043753

Изобретение относится к запоминающим устройствам.

По основному авт. св. 9 963107 известно устройство для контроля блока памяти, содержащее входной регистр, регистр адреса, дешифра" 5 тор адреса, схему сравнения, первый элемент ИЛИ, выход которого подключен к входу регистра адреса, одни из выходов которого соединены с первыми выходами устройства,.а другой выход подключен к входу дешифратора адреса, одни из выходов которого соединены с вторыми выходами устройства, выходы входного регистра подключены к третьим выходам устройства и к одним из входов схемы сравнения, другие входы которой соединены с первыми входами устройства, второй элемент ИЛИ, пять элементов И, два триггера, формирователь импульсов, 20 причем второй вход устройства подключен к первым входам первого и пятого элементов И, выход перво.— го элемента И соединен с первыми входами второго и третьего элемен-, 25 тов И и счетным входом первого триггера, нулевой выход которого под- ключен к второму входу третьего элемента И и первому входу второго элемента ИЛИ, выход которого соединен с.вторым входом первого элемента И, единичный. выход первого триггера подключен к первому входу четвертого элемента И и второму входу второго элемента И, выход которого .соединен с первым входом первого элемента ИЛИ и входом формирователя импульсов, выход которого подключен к одному из входов входного регистра, другие входы которого соединены с шинами ввода информа- 40 ции, выход схемы сравнения подключен к второму входу четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, другой выход дешифратора ад. 45 реса подключен к счетному входу второго триггера, нулевой и единичный выходы которого соединены соответственно с третьим входом первого и вторым входом пятого элементов И, выход пятого элемента И подключен к второму входу первого элемента ИЛИ, дополнительный элемент ИЛИ, первый вход которого подключен к выходу третьего элемента

И, а выход дополнительного элемента

ИЛИ является четвертым выходом устройства и первый дополнительный элемент И, первый вход которого подключен к первому входу первого элемента И, второй вход - к едйничному 60 выходу первого триггера, а третий вход первого дополнительного элемента И подключен к выходу схемы сравнения и счетчик импульсов, первый вход котоРого подключен к выхо- 5

% ду первого до олнительиого элемента И и к второму входу дополнительного элемента ИЛИ, второй вход — к выходу формирователя импульсов, а. выход счетчика импульсов подключЕн к четвертому входу первого дополнительного элемента И t 1 ).

Недостатком этого устройства является то, что запись прекращается при неисправности единичной ячейки памяти в блоке памяти и нет воэ-,. можности обойти адрес неисправности ячейки. Это снижает надежность устройства. При довольно большом объеме блока памяти (4К, 16К ) производить его ремонт из-за неисправ- . ности одной ячейки неэкономично, выгоднее исключить адрес неисправной ячейки из обращения, задавшись определенным объемом допустимого количества неисправных ячеек в блоке памяти.

Пелью изобретения является повышение надежности устройства за счет исключения из обращения адреса неисправной ячейки в блоке памяти . при одновременном исключении воз-. можности выхода ложной информации . с устройства.

Поставленная цель достигается тем, что в устройство для контроля блока памяти введены ключи, дополнительный счетчик импульсов и дополнительные второй, третий и четвертый элементы И и накопитель, одни из входов которого подключены соответственно к выходам регистра адреса и дешифратора адреса, другие входы являются информационными, а выходы соединены с входами второго дополнительного элемента И, выход которого подключен к одним из входов ключей и третьего дополнительного элемента И, другой вход которого является одним из управляющих входов устройства, а выход соединен с одним из входов первого элемента

ИЛИ и третьим входом счетчика импульсов, выход которого подключен к входу дополнительного счетчика импульсов, выход которого является одним из выходов устройства, и к одному из выходов четвертого дополнительного элемента И, другой вход которого является другим управляющим входом устройства, а выход соединен с управляющим входом накопителя, другие входы ключей соединены с первыми входами устройства, а выходы являются другими входами устройства. ф

Иа чертеже представлена структурная схема. устройства для контроля блока памяти.

Устройство содержит элементы

И 1-5 с первого по пятый, первый 6 и второй 7 элемента ИЛИ, первый 8 и второй 9 триггеры, формирова104 37 53

3 ч

TeJIb 10 импульсов, входной регHcTp HQA HMIIQJlbc HP flpoAJIeT на. BxoJI TpHT I < —

11, регистр 12 адреса, дешнфра- . Ра 8. Отсутствие CHi нала на выходе тор 13 адреса, схему 14 сравнения, - схемы 14 сравнения позволяет входшины 15 ввода информации. Входы и . ным импульсам пройти через элеменвыходы устройства соединяются с ты И 18 и ИЛИ 19 на управляющий выходами и входами контролируемого 5 вход записи информации в блок 16 блока 16 памяти.. Устройство также . памяти, позволяя повторить запись содержит счетчик 17 импульсов; : . информации с входного регистра 11 первый дополнительный, элемент И 18, в. блок 16 памяти. первый дополнительный. элемент ИЛИ . Такое повторение обращения к

19, накопитель 20, первый 21, вто» fo отказавшей. ячейке позволяет устрарой 22 и третий 23 дополнительные, нить сбой блока 16 памяти,.который элементы И, ключи, объединенные,, в,. наступил вследствие влияния помехи: блок 24, и дополнительный счетчик ". в момецт подачи команды "Запись"..

25 импульсов. Количество импульсов повторного обУстройство работает следующим 15 Ращения к отказавшей яЧейки блообразом.,ка 16 памяти фиксируется счетчиком

В исходном состоянии триггеры . . 17 импульсов. Переполнение .счетчи8 и 9 установлены: в нулевое состоя- ка 17 свидетельствует об неисправ-ние. Регистр адреса 12 и.дешнфра-. . ности ячейки по дайному адресу тор 13 адреса устанавливают адрес .-, блока 16 памяти.: Количеотво пере.— исходных ячеек блока 16 памяти. . > О. полнений счетчика 17 накапливается

Во входной регистр 11 введена ис- счетчиком 25. Сигнал переполнения ходная информация для записи в бло- . . счетчика 17 является запрещающим ке 16 памяти. На вход устройства . - для элемента И 18 и разрешает. пропоступает первый импульс, кОторый ..хождение импульсов с тактовой частопроходит через элемент И 1 íà . 25 той Е -2через элемент И 23 на управ счетный вход триггера 8 и через. эле-.. ляющий вход записи информации накоменты И 3 и ИЛИ 19 на управляющий .: . пнтеля 20, по входам 26 которого вход записи информации блока 16 па- . в него записываются единичные помяти, записывая в него информацию тенциалы. Таким образом, по адрес выходов входного регистра 11.. Зад- 30 су .неисправной ячейки блока .16 памяний фронт первого входного им- ти в накопитель .20 были записаны пульса переводит триггер 8 в еди-, единичные потенциалы. Исчезнове- ннчное состояние . Отсутствие сиг- - . ние импульса по.,входу управления нала на управляющем входе записи ин- накопителя 20 переводит его в режим формации блока 16 памяти при нали- ..З5. выдачи информации. Единичные потенчии выбраннйх адресов с регистра 12 . циалы накопителя 20, пройдя элеадреса и дешифратора 13 адреса со- мент И 21, закрывают ключи 24 на ответствует .режиму выдачи информа- .. время. смены адреса в блоке 16 памяции для блока 16 памяти. Информа- . ти импульсами .с тактовой;частотой ция с блока 16 памяти поступает íà 4 Р . через элемент И 22 и элемент вход схемы 14 сравнения, где срав- ИЛИ 6 с помощью регистра 12 адренивается с информацией на входном " са. Это исключает появление ложной регистре 11 и, в случае их совпаде- . информации на выходе. Одновременно ния, с выхода схемы 14 сравнения .че- импульс с выхода элемента И 22 рез элемент И .4 и элемент ИЛИ 7 : сбрасывает счетчик 17 в исходное .попоступает потенциал разрешения на .45 ложение.. элемент И 1 для прохождения. второго . Запись информации продолжается входного импульса. Этот:импульс по-, в блок 16 памяти по новому адресу, ступает на счетный вход триггера 8 . а во время считывания информации через элемент И 2 на вход формиро- из блока 16 памяти таким же обравателя 10 импульсов и через эле- Я} зом будет исключаться адрес неисмент ИЛИ 6 на вход регистра 12 ад- правной ячейки. реса.. Задний фронт этого импульса . . Объем счетчика 25. определяет изменяет адрес в регистре 12 адре- допустимое количество .неисправных са и переводит триггер 8 в нуле- ячеек в блоке 16 памяти. Переполневое состояние. Теперь. во входной ре- Я ние счетчика 25 свидетельствует о гистр 11 вводится новая инфоРмация . том, что отведенный объем исключендля записи в блок 16 памяти. Далее ных адресов неисправных. ячеек исработа устройства проходит по ал- черпая и блок 16 следует ремонтирогоритму, описанному выше., вать.

В случае; разового отказа ячей- . Ремонт блока 16 памяти ведется ки в блоке 16 памяти информация при отключенной шине тактовых имна.входах схемы 14 сравнения не пульсоЬ с частотой F<, тогда по будет совпадать, и на ее выходе бу-,, заполнению счетчика 17 импульсов дет Отсутствовать разрешающий потен- снимается разрешение с соответстциал,вследствие чего очередной вход- вующего входа элемента .И 18 и уст65

1043753

Составитель В. Рудаков

Техред В.Далекорей"

Редактор Н. Лазаренко

КорректорИ. Ватрушкина

Заказ 7348/57 Тираж 594 Подписное

BHHHHH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ройство остается в режиме проверки записанной информации, при этом индикаторы регистра 12 адреса и дешифратора 13-адреса указывают координаты неисправной ячейки.

Если запнсь информации в блок 16 5 памяти прошла беэ отказа или после повторного обращения к отказавшей ячейки, то, перебрав все адреса, дешифратор 13 адреса выдает. импульс перебора, который поступит на счет- 0 ный вход триггера 9 и переведет его в единичное состояние, позволяя входным импульсам через элемент.

И 5 и элемент ИЛИ 6 менять состояние регистра 12 адреса и дешифрато- ра 13 адреса, тем самым осуществляя считывание информации иэ блока 16 памяти.

Окончание режима считывания информации из блока 16 памяти соответ20 ствует появлению импульса на выходе дешифратора .13 адреса, который переводит триггер 9 в нулевое положение, соответствующее режиму записи информации в блок 6 памяти с проверкой работоспособности блока

16 памяти в момент ввода информации.

Технико-экономический эффектпредлагаемого устройства заключается в том, что устройство позволяет работать с блоком памяти, в состав которого входят неисправные ячейки, эа счет исключения их адреса иэ обращения, а ремонтные работы начинать тогда, когда количество неисправных ячеек в блоке памяти превысит . заданную норму, а также исключить воэможность выхода ложной информации из устройства при исключении адреса неисправной ячейки в блоке памяти иэ обращения.