Запоминающее устройство с самоконтролем

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее основ- . ной опервтивньй накопитель, ретистр числа , блок коррекции и дец1И|)ратор, причем вьпсоды ОСНОВНОГО оперативного накопителя подклю чеаы к информационным входам регистра числа, управлякмцие входы которого соединены с выходами дешифратора, а выходы подключены к входам блока коррекции и явл1аотся одними из выходов устройства, отличающееся т&л, что, с цепью повышения; на аежности устройства/ В него введены дополнительный оперативный накопитель, счетчик импульсов коммутатор и постоянный накопитель, одни из ВХОДОВ которого подключены к выходам счетчика импульсов, а выходы соединены с одними из ВХОДОВ коммутатора, другие ВХОДЫ коммутатора и постоянного накопителя по.акпючены к одним из входов блока коррекции, другие выходы котГорого соединены соответственно с управл5пощим входом коммутатора и информационными входами дополнительного оперативного накопителя , адресные входы которого подключены к выходам коммутатора и входам деш1 ратора, выход доп олнительного оперативного накопителя соединен с управляющим ВХОДОМ дешифратора и является дру-L/J гим ВЫХОДОМ-устройства, входом которого является счетный вход счетчика импульсов .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) А

g )) 8 11 С 29/00

I и" и " ) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТОЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3439884/18-24 (22) 14,05,82, (46) 23.08.83. Бюл. Х 31 (72) P. В. Акопов и Л. М. Чехоян (53) 681,327(088.8) (56) 1. Авторское свидетельство СССР

Ng 507900, кл, 6 3.1 С 29/00, 197 4, 2. Авторское свидетельство СССР

3 Ь 721817, кл, 606 Е 11/00> 1978 (прототип) . (54) (57) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

С САМОКОНТРОЛЕМ, содержашее основ ной оперативный накопитель, регистр чис.ла, блок коррекции и дешифратор, прйчем выходы основного оперативного накопителя подклю чены к информацйонным входам регистра числа, управляюшие входы которого соединены с выходами дешифратора, а выходы подключены к входам блока. коррекции и являотся одними из выходов устройства, о т л и ч а ю ш е е с я тем, что, с целью повышения: надежности устройства; в него введены .пополнительный оперативный накопитель, счетчик импульсов, коммутатор и постоянный накопитель, одни из входов которого подключены к выходам счетчика импульсов, а выходы соединены с одними из входов коммутатора, другие . входы коммутатора и постоянного накопителя подключены к одним из входов блока коррекции, другие выходы коТорого соединены соответственно с управляюшим входом коммутатора и информационными входами дополнительного оперативного накопителя, адресные входы которого подключены к выходам коммутатора и входам деши ратора, выход доп олнительного опе- g ративного накопителя соединен с управляюююя входом дешь@реторе я является дру (/) гим выходом устройства, входом которого р является счетный вход счетчика импульсов. е с

1037350

Изобретение относится к вычислительной технике и может быть применено при построении запоминающих устройств (ЗУ).

Известно запоминающее устройство с самоконтролем, в котором повышение 5 корректирующей способности кода Хемминга достигается запоминанием копов номеров отказавших разрядов неисправных ячеек при возникновении одиночной ошибки, что позволяет при возникновении двой-10 ной ошибки скорректировать одну иэ них, причем вторая ошибка корректируется блоком коррекции одиночной ошибки, реализующим код Хемминга 5 13.

Однако это устройство не позволяет 15 скорректировать все двойные ошибки.

Наиболее близким техническим решением к изобретению является запоминающее устройство с самоконтролем, содержашee накопитель, регистр информации, блок кор-20 рекции, деипфратор коррекции и дополнительный регистр, причем выходы накопителя подключены к информационным входам регистра информации, управляющие входы которого подключены к соответствующим 25 выходам дешифратора коррекции, а выходык первым выходам устройства и. входам блока Коррекции 12).

Недостатком известного устройства является низкая надежность в случаях коррекции двойных ошибок,:" так как для коррекции двух ошибок необходи

1мо,- чтобы двойная ошибка возникла обязательно по адресу, в котором обнару.жена послецняя одиночная ошибка, либо неоходимо, чтобы разряд, проверочный вектор которого записан в,цополнительном регистре, был неисправным для всех адресов ЗУ, Цель изобретения - повышение надеж40 ности устройства.

Поставленная цель достигается тем, что в запоминающее устройство с само контролем, содержащее основной оперативный накопитель, регистр числа, блок кор-45 рекции и дешифратор, причем выходы основного оперативного накопителя подключены к информационным входам регистра чис-: ла, управляющие входы которого соединены с выходами деши ратора, а выходы 50 подключены к входам . блока коррекции и являются одними из выходов устройства, введены дополнительный оперативный накопитель, счетчик импульсов, коммутатор и постоянный накопитель, одни иэ вхо.55 дов которого подключены к выходам счетчика импульсов, а выходы соединены с одними из входов коммутатора, другие входы коммутатора и постоянного накопиTeJIH подключены к одним из выходов блока коррекции, другие выходы которого соецинены соответственно с управляю щим входом коммутатора и информацион,ными входами дополнительного оперативного накопителя, адресные входы которого подключены к выхоцам коммутатора и входам дешл ратора, выхоц дополнительного оперативного накопителя соединен с управляющим входом дешифратора и является другим выходом устройства, входом которого является счетный вхоц счетчика импульсов.

На чертеже показана структурная схема предлагаемого устройства.

Устройство содержит основной оператив ный накопитель 1, регистр 2 информации, блок 3 коррекции, постоянный накопитель

4, коммутатор 5, дополнительный оператив ный накопитель 6, счетчик 7 импульсов, дешифратор 8, выходы 9 и 10 и вход 1 L.

Устройство работает следующим образом.

Предполагается, что в устройстве реализован код коррекции единичной и обнаружения двойной ошибки (например, кода Хемминга) и что в исходном состоянии после включения устройства в счетчике 7 по всем адресам накопителя 6 записываются нули.

Режим чтения при отсутствии ошибок

EBH наличия одиночной GUIH6KH в считанном из накопителя:L слове выполняется известным способом. Блок 3 анализирует информацию и, если есть .одиночная ошиб ê8, коррек ги зует информацию через дешвфратор 8 на регистре 2. Исправная или скорректированная информация поступает на выходы 9 устройства для дальней шей обработки. Причем в этих режимах на управляющем входе коммутатора 5 отсутствует сигнал обнаружения двойной ошибки, а на его выходы поступает проверочный сигнал с выхода блока 3.

В режиме коррекции одиночной ошибки в накопитель 6 по адресу определяемому проверочным сигналом одиночной ошибки, записывается единица - признак одиночной ошибки, поступающий с выходов блока

3 на информационные входы накопителя 6.

Запись единицы в накопитель 6 повторяется в каждом цикле коррекции одиночной ошибки.

При обнаружении двух ошибок в информации, считанной иэ накопителя 1 на регистр

2, блок 3 формирует на входах накопителя 4 и коммутатора 5 признак двойной

Э 1037 ошибки, а сигнал обнаружения двоййой ю оишбки на управляющем входе коммутатора 5, по которому к адресным входам. накопителя 6 и входам дешифратора 8 подключаются выходы накопителя 4в Учи-. тывая, что признак двойной ошибки одинаков для нескольких различных пар неисправных разрядов накопителя 4.; накопи.,тель 4 хранит попарно все номера раэря -;цов, для. которых признак двойной ошибки щ одинаков . и является ацресом данной ячейки накопителя 4.

Коррекция двойной ошибки выполняется следукяцим обрезом.

Признак двойной ОШибки с ВЫХОДОВ 5 блока 3 поступает íà адресные входы накопителя 4. Далее на вход l4. начинают поступать счетные входы накопителя 4.

Далее на вход l. t начинают поступать счетные импульсы, которые выполняют перебор всех состояний счетчика 7, При етом не входы коммутатора 5 с выходов накопителя . 4 последовательно поступают признаки возможных неисправных разрядов, которые адресуют накопитель 6 25 и кащцый раз считывают из него признав одиночной ошибки. Проверка признака происходит для обоих членов кажцой пары разрядов. Если признак равен нулю, со— стояние счетчике 7 увеличивается на единицу н проверка повторяется для очерепной пары разрядов. Если же признак равен единице, на управляющий вход дешифраторе 8 поступает сигнал выборки и на регистре 2 выполняется коррекция информации. Бикл коррекции повторяется и для второго разряда данной пары.

После этого продолжается дальнойшпй перебор состояния счетчика 7 и проперко наличия признака неисправности па выходе накЬпителя 6. Ес и до окончания перебора признак остается. равным нулю, инрормация считывается скорректированной и подается на выходы 8 устройства .пля даль. нейшей обработки. Если же признак становится равным единице для какого-либо разряца другой пары, информация считывается некорректируемой и формируется сигнал некорректируемой ошибки. Такой же сигнал формируется, если в процессе поиска не обнаружено ни.одной ячейки в накопителе 6, где записана епиница.

Для известного устройства вероятность коррекции,пвойной ошибки опрецелится из условия Р = P )q, где Рд, — вероятность появления двойной ошибки;

Я вЂ” число ячеек в накопителе 1 °

Для предлагаемого .устройства вероятность Р2 коррекции не зависит от числа ячеек накопителя . и определяется только относительной величиной неисправных разрядов от общего количества разрядов.

Для ЗУ емкостью 256 К отношение вероятностей будет Р /Р 7 30 .

Таким образом, прецлагаемое устройст во позволяет при минимальных затратах на дополнительное оборуцование увеличить надежность ЗУ.

Технико-экономическое преимущество прецлагаемого устройства заключается в его более высокой надежности по сравнению с известным.

1037350

ВНИИПИ Заказ 6020/55 .Тираж 594 Подписное

Филиал ППП "Патент", г. Ужгород,ул. Проектная,4