Система интернет-тестирования студентов по дисциплинам профессионального образования

Полезная модель относится к вычислительной технике, в частности, к системе интернет-тестирования студентов по дисциплинам профессионального образования, реализующего применение новых информационных технологий в учебном процессе.

Техническим результатом является повышение быстродействия путем исключения поиска данных по всему объему базы данных сервера и локализации поиска только по опорным (базовым) адресам, соответствующим идентификаторам - кодам специальности обучения и дисциплины тестирования.

Технический результат достигается тем, что система содержит модуль идентификации базового адреса специальности обучения, модуль выдачи сигналов считывания базового адреса теста, модуль идентификации базового адреса раздела теста, модуль формирования сигналов считывания заданий теста, модуль контроля завершения считывания заданий теста, модуль регистрации атрибутов раздела теста, модуль контроля границы раздела теста, модуль селекции признака правильного ответа, модуль идентификации результата выполнения заданий раздела теста, модуль формирования результата тестирования. 11 ил.

Полезная модель относится к вычислительной технике, в частности, к системе Интернет-тестирования студентов по дисциплинам профессионального образования, реализующего применение новых информационных технологий в учебном процессе.

Разработка средств компьютерной поддержки образовательного процесса в виде тест-тренажеров по учебным дисциплинам представляет интерес с той точки зрения, что в тест-тренажере по учебной дисциплине можно представить в сжатой форме некоторый оптимальный теоретический минимум на множестве вариантов решения заданий и достаточно полном практическом материале для самоконтроля, позволяющем закрепить полученные знания.

Такая разработка возможна только в том случае, когда задания к тестам вытекают из содержания учебной дисциплины, а закрепляемые ими знания и умения соответствуют требованиям Государственного образовательного стандарта (ГОС) по учебной дисциплине.

Глобальная сеть Интернет, в свою очередь, снимая всякие пространственно-временные ограничения на применение и использование тест-тренажера, переводит его в статус интернет-тренажера.

Для поддержания и сохранения единого образовательного пространства по учебной дисциплине разработка тест-тренажера должна строиться на [3]:

- подготовке тестовых заданий с четким формулированием требований к знаниям и умениям студентов, соответствующих требованиям ГОС по дисциплине;

- разработке измерительных материалов тест-тренажера по дисциплине в строгом соответствии с требованиями к знаниям и умениям, сформулированными при подготовке тестовых заданий;

- внешней экспертной оценке качества измерительных материалов тест-тренажера по дисциплине для выявления заданий, не соответствующих содержанию дисциплины, и заданий, содержание которых не соответствует целям измерений.

Следует отметить то, что только внешняя экспертиза позволяет установить требования определенности (общедоступности) теста, надежности тестирования и репрезентативности выборки тестовых заданий с точки зрения полноты охвата тестами проверяемого учебного материала дисциплины.

Таким образом, тест-тренажер по учебной дисциплине представляет собой оригинальную методику, опирающуюся на разработку заданий, позволяющих не только измерять определенные знания, умения и навыки, но и закреплять их целенаправленной тренировкой в процессе многократного выполнения заданий теста.

Известны системы, которые могли бы быть использованы для решения поставленной задачи [1, 2].

Первая из известных систем содержит вычислительный блок, соединенный с блоками ввода функциональных признаков и логической обработки, выходы которых подключены к блоку памяти, блок отображения, подключенный к вычислительному блоку и к блоку принятия решений [1].

Существенный недостаток данного технического решения состоит в его ограниченных функциональных возможностях, обусловленных тем, что описание входных ситуаций при обучении и контроле качества знаний возможно лишь в пространстве ограниченного числа признаков, что приводит к низкой эффективности его использования.

Известна и другая система, содержащая блоки приема данных обучаемого, выходы которых соединены с блоком памяти и с блоком обработки данных, блок селекции временных интервалов, выходы которого подключены к блоку оценки ответов обучаемых, к блоку памяти и к блоку обработки данных, выходы которого соединены с одними входами блока коммутации каналов выдачи данных, другие входы которого соединены с блоком селекции временных интервалов, а выходы являются выходами системы [2].

Последнее из перечисленных выше технических решений наиболее близко к описываемому.

Его недостаток заключается в невысоком быстродействии системы, обусловленном тем, что при запуске контрольного теста для обучаемого поиск запрашиваемых данных ведется по всему объему базы данных системы, что приводит к необоснованной потере времени и невозможности реализации режима обучения в реальном масштабе времени.

Цель полезной модели - повышение быстродействия путем исключения поиска данных по всему объему базы данных сервера и локализации поиска только по опорным (фиксированным) адресам, соответствующим идентификаторам - кодам специальности обучения и дисциплины тестирования.

Поставленная цель достигается тем, что в систему, содержащую модуль регистрации атрибутов раздела теста, информационный вход которого является первым информационным входом системы, предназначенным для приема кода номера правильного ответа на предъявленное задание и кода числа всех заданий текущего раздела теста, считанных из базы данных сервера, синхронизирующий вход модуля регистрации атрибутов раздела теста является первым синхронизирующим входом системы, предназначенным для приема сигналов занесения кода номера правильного ответа на предъявленное задание и кода числа всех заданий текущего раздела теста, считанных из базы данных сервера, в модуль регистрации атрибутов раздела теста, модуль выдачи сигналов считывания базового адреса теста, информационный выход которого является первым адресным выходом системы, предназначенным для выдачи базового адреса теста на адресный вход сервера базы данных, а синхронизирующий выход модуля выдачи сигналов считывания базового адреса теста является первым синхронизирующим выходом системы, предназначенным для выдачи сигналов считывания на вход считывания сервера базы данных, модуль формирования сигналов считывания заданий теста, информационный выход которого является вторым адресным выходом системы, предназначенным для выдачи адреса считывания задания теста на адресный вход сервера базы данных, а синхронизирующий выход модуля формирования сигналов считывания заданий теста является вторым синхронизирующим выходом системы, предназначенным для выдачи сигналов считывания на вход считывания сервера базы данных, модуль контроля завершения считывания заданий теста, один выход которого соединен с установочным входом модуля формирования сигналов считывания заданий теста, модуль формирования результата тестирования, синхронизирующий вход которого подключен к одному выходу модуля контроля завершения считывания заданий теста, один информационный выход модуля формирования результата тестирования является первым информационным выходом системы, предназначенным для выдачи кода числа освоенных разделов теста на автоматизированное рабочее место тестируемого студента, другой информационный выход модуля формирования результата тестирования является вторым информационным выходом системы, предназначенным для выдачи кода числа не освоенных разделов теста на автоматизированное рабочее место тестируемого студента, один сигнальный выход модуля формирования результата тестирования является первым сигнальным выходом системы, предназначенным для выдачи сигнала выполнения заданий теста, другой сигнальный выход модуля формирования результата тестирования является вторым сигнальным выходом системы, предназначенным для выдачи сигнала невыполнения заданий теста, введены модуль идентификации базового адреса специальности обучения, информационный вход которого является вторым информационным входом системы, предназначенным для приема кодограммы запроса на тестирование в виде совокупности кодов специальности обучения и дисциплины тестирования с автоматизированного рабочего места студента, синхронизирующий вход модуля идентификации базового адреса специальности обучения является вторым синхронизирующим входом системы, предназначенным для приема сигналов занесения кодограммы запроса на тестирование в виде совокупности кодов специальности обучения и дисциплины тестирования в модуль идентификации базового адреса специальности обучения, установочный вход модуля идентификации базового адреса специальности обучения подключен к одному выходу модулю контроля завершения считывания заданий теста, первый и второй информационные выходы модуля идентификации базового адреса специальности обучения соединены с первым и вторым информационными входами модуля выдачи сигналов считывания базового адреса теста соответственно, а синхронизирующий выход модуля идентификации базового адреса специальности обучения соединен с синхронизирующим входом модуля выдачи сигналов считывания базового адреса теста, модуль идентификации базового адреса раздела теста, один информационный вход которого является третьим информационным входом системы, предназначенным для приема с автоматизированного рабочего места тестируемого студента кода первого раздела и кода числа всех разделов теста, другой информационный вход модуля идентификации базового адреса раздела теста подключен к информационному выходу модуля выдачи сигналов считывания базового адреса теста, синхронизирующий вход модуля идентификации базового адреса раздела теста является третьим синхронизирующим входом системы, предназначенным для приема сигналов занесения кода первого раздела и кода числа всех разделов теста в модуль идентификации базового адреса раздела теста, установочный вход модуля идентификации базового адреса раздела теста подключен к одному выходу модуля контроля завершения считывания заданий теста, а счетный вход модуля идентификации базового адреса раздела теста подключен к другому выходу модуля контроля завершения считывания заданий теста, один информационный выход модуля идентификации базового адреса раздела теста соединен с информационным входом модуля формирования сигналов считывания заданий теста, другой информационный выход модуля идентификации базового адреса раздела теста соединен с информационным входом модуля контроля завершения считывания заданий теста, а синхронизирующий выход модуля идентификации базового адреса раздела теста соединен с синхронизирующим входом модуля формирования сигналов считывания заданий теста, модуль селекции признака правильного ответа, один информационный вход которого является четвертым информационным входом системы, предназначенным для приема с автоматизированного рабочего места тестируемого студента кода выбранного студентом номера ответа на предъявленное задание теста, другой информационный вход модуля селекции признака правильного ответа подключен к одному информационному выходу модуля регистрации атрибутов раздела теста, а синхронизирующий вход модуля селекции признака правильного ответа является четвертым синхронизирующим входом системы, предназначенным для приема сигналов занесения кода выбранного студентом номера ответа на предъявленное задание теста в модуль селекции признака правильного ответа, модуль контроля границы раздела теста, информационный вход которого подключен к другому информационному выходу модуля регистрации атрибутов раздела теста, один счетный вход модуля контроля границы раздела теста подключен к одному выходу модуля селекции признака правильного ответа, другой счетный вход модуля контроля границы раздела теста подключен к другому выходу модуля селекции признака правильного ответа, один выход модуля контроля границы раздела теста подключен к счетному входу модуля формирования сигналов считывания заданий теста, к одному установочному входу модуля регистрации атрибутов раздела теста и к одному установочному входу модуля селекции признака правильного ответа, а другой выход модуля контроля границы раздела теста соединен с счетным входом модуля контроля завершения считывания заданий теста, с другим установочным входом модуля регистрации атрибутов раздела теста и с другим установочным входом модуля селекции признака правильного ответа, и модуль идентификации результата выполнения заданий раздела теста, синхронизирующий вход которого подключен к другому выходу модуля контроля границы раздела теста, один счетный вход модуля идентификации результата выполнения заданий раздела теста подключен к одному выходу модуля селекции признака правильного ответа, а другой счетный вход модуля идентификации результата выполнения заданий раздела теста подключен к другому выходу модуля селекции признака правильного ответа, один выход модуля идентификации результата выполнения заданий раздела теста соединен с одним счетным входом модуля формирования результата тестирования, а другой выход модуля идентификации результата выполнения заданий раздела теста соединен с другим счетным входом модуля формирования результата тестирования.

Сущность полезной модели поясняется чертежами, где на фиг.1 представлена структурная схема системы, на фиг.2 приведен пример конкретной конструктивной реализации модуля идентификации базового адреса специальности обучения, на фиг.3 - пример конкретной конструктивной реализации модуля выдачи сигналов считывания базового адреса теста, на фиг.4 - пример конкретной конструктивной реализации модуля идентификации базового адреса раздела теста, на фиг.5 - пример конкретной конструктивной реализации модуля формирования сигналов считывания заданий теста, на фиг.6 - пример конкретной конструктивной реализации модуля контроля завершения считывания заданий теста, на фиг.7 - пример конкретной конструктивной реализации модуля регистрации признака правильного ответа, на фиг.8 - пример конкретной конструктивной реализации модуля контроля границы раздела теста, на фиг.9 - пример конкретной конструктивной реализации модуля селекции признака правильного ответа, на фиг.10 - пример конкретной конструктивной реализации модуля идентификации результата выполнения заданий раздела теста, на фиг.11 - пример конкретной конструктивной реализации модуля формирования результата тестирования.

Система (фиг.1) содержит модуль 1 идентификации базового адреса специальности обучения, модуль 2 выдачи сигналов считывания базового адреса теста, модуль 3 идентификации базового адреса раздела теста, модуль 4 формирования сигналов считывания заданий теста, модуль 5 контроля завершения считывания заданий теста, модуль 6 регистрации атрибутов раздела теста, модуль 7 контроля границы раздела теста, модуль 8 селекции признака правильного ответа, модуль 9 идентификации результата выполнения заданий раздела теста, модуль 10 формирования результата тестирования.

На фиг.1 показаны информационные 11-14 входы системы, синхронизирующие 15-18 входы системы, а также первый 19 и второй 20 адресные, первый 21 и второй 22 информационные, первый 23 и второй 24 синхронизирующие, первый 25 и второй 26 сигнальные выходы системы.

Модуль 1 идентификации базового адреса специальности обучения (фиг.2) содержит регистр 30, дешифратор 31, модуль памяти 32, выполненный в виде постоянного запоминающего устройства (ПЗУ, элементы 33-35 И, элементы 36-37 задержки. На чертеже также показаны информационный 40, синхронизирующий 41 и установочный 42 входы, информационные 45-46 и синхронизирующий 47 выходы.

Модуль 2 выдачи сигналов считывания базового адреса теста (фиг.3) содержит дешифратор 50, модуль памяти 51, выполненный в виде постоянного запоминающего устройства (ПЗУ, сумматор 52, элементы 53-55 И, элементы 56-58 задержки. На чертеже также показаны информационные 59-60 и синхронизирующий 61 входы, информационные 62-63 и синхронизирующий 64 выходы.

Модуль 3 идентификации базового адреса раздела теста (фиг.4) содержит регистр 67, счетчик 68, дешифратор 69, модуль памяти 70, выполненный в виде постоянного запоминающего устройства (ПЗУ), сумматор 71, элементы 72-74 И, элемент 75 ИЛИ, элементы 76-79 задержки. На чертеже также показаны информационные 80-81, синхронизирующий 82, счетный 83 и установочный 84 входы, информационные 87-88 и синхронизирующий 89 выходы.

Модуль 4 формирования сигналов считывания заданий теста (фиг.5) содержит счетчик 90, элемент 91 ИЛИ, элемент 92 задержки. На чертеже также показаны информационный 93, синхронизирующий 94, счетный 95 и установочный 96 входы, информационный 97 и синхронизирующий 98 выходы.

Модуль 5 контроля завершения считывания заданий теста (фиг.6) содержит счетчик 100, компаратор 101, элемент 102 задержки. На чертеже также показаны информационный 103 и синхронизирующий 104 входы, 107-108 выходы.

Модуль 6 регистрации признака правильного ответа (фиг.7) содержит регистр 110, элемент 111 ИЛИ. На чертеже также показаны информационный 112, синхронизирующий 113 и установочные 114-115 входы, информационные 118-119 выходы.

Модуль 7 контроля границы раздела теста (фиг.8) содержит счетчик 121, компаратор 122, элемент 123 ИЛИ, элемент 124 задержки. На чертеже также показаны информационный 125 и счетные 126-127 входы, 130-131 выходы.

Модуль 8 селекции признака правильного ответа (фиг.9) содержит регистр 135, компаратор 136, элемент 137 ИЛИ, элемент 138 задержки. На чертеже также показаны информационные 139-140, синхронизирующий 141 и установочные 142-143 входы, 146-147 выходы.

Модуль 9 идентификации результата выполнения заданий раздела теста (фиг.10) содержит счетчики 150-151, компаратор 152, элемент 153 задержки. На чертеже также показаны счетные 154-155 и синхронизирующий 156 входы, 159-160 выходы.

Модуль 10 формирования результата тестирования (фиг.11) содержит счетчики 165-166, компаратор 167, элемент 168 ИЛИ. На чертеже также показаны счетные 169-170 и синхронизирующий 171 входы, информационные 174-175 и сигнальные 176-177 выходы.

Все узлы и элементы системы выполнены на стандартных потенциально-импульсных элементах.

Удаленное автоматизированное рабочее место (АРМ) тестируемого студента состоит из терминала, имеющего экран для воспроизведения тестовых заданий, и клавиатуру персонального компьютера. Управление предъявлением тестовых заданий осуществляется с сервера (на чертеже не показано).

Система работает следующим образом.

Страничная организация памяти, реализуемая процессором в защищенном режиме функционирования, разбивает память на разделы и страницы строго фиксированного размера. При этом каждый раздел и каждая страница такого разбиения памяти идентифицируются своим базовым (начальным) адресом. Следовательно, размещение тестов учебных дисциплин одной специальности в одном отдельном разделе памяти позволяет идентифицировать тест каждой отдельной учебной дисциплины базовым адресом страницы ее размещения. При этом начальный адрес каждой дидактической единицы (ДЕ) - раздела теста смещается относительно базового адреса страницы теста на величину, соответствующую коду ее номера. Базовый адрес каждого раздела теста в этом случае определяется как сумма базового адреса страницы теста и некоторого смещения этого раздела теста относительно базового адреса страницы теста.

Таким образом, для идентификации базового адреса любого раздела теста необходимо сначала определить базовый адрес раздела памяти, в котором размещаются тесты учебных дисциплин одной специальности. Далее следует идентифицировать базовый адрес той страницы раздела специальности, в ячейках которой содержатся тесты заданной учебной дисциплине.

В базе данных сервера системы хранятся тесты по 69 дисциплинам высшего профессионального образования, разбитых на группы-циклы: 10 дисциплин общего гуманитарного и социально-экономического цикла (ГСЭ), 9 дисциплин общего математического и естественнонаучного цикла (ЕН) и 50 дисциплин общепрофессионального цикла (ОПД).

После предварительной регистрации для получения доступа к системе каждый студент на своем рабочем месте формирует кодограмму запроса на тестирование, содержащую код специальности обучения студента и код дисциплины профессионального образования, по которой предстоит пройти Интернет-тестирование:

Сформированная кодограмма запроса на тестирование с автоматизированного рабочего места студента пересылается на вход 11 системы, откуда подается на информационный вход 40 модуля 1 идентификации базового адреса специальности обучения и заносится в регистр 30 синхронизирующим импульсом, поступающим на синхронизирующий вход 41 модуля 1 с синхронизирующего входа 15 системы.

Код специальности студента с выхода 43 регистра 30 подается на вход дешифратора 31. Дешифратор 31 расшифровывает код специальности студента и вырабатывает на одном из своих выходов высокий потенциал, поступающий на соответствующие входы элементов 33-35 И. Для определенности допустим, что высоким потенциалом с выхода дешифратора 31 будет открыт элемент 33 И по одному входу.

Синхронизирующий импульс с входа 15 системы, пройдя через вход 41 модуля 1, задерживается элементом 36 задержки на время срабатывания регистра 30 и дешифратора 31 и поступает через открытый по одному входу элемент 33 И на вход считывания фиксированной ячейки постоянного запоминающего устройства (ПЗУ) 32. В фиксированной ячейке ПЗУ 32 хранится код базового адреса раздела памяти, начиная с которого в страницах этого раздела хранятся тесты по всем дисциплинам этой специальности. При этом базовый (начальный) адрес тестов по каждой дисциплине рассматриваемой специальности смещается относительно базового адреса раздела на величину, соответствующую коду этой дисциплины.

Считанный из ПЗУ 32 код базового адреса специальности обучения студента с выхода 45 модуля 1 пересылается на информационный вход 60 модуля 2 выдачи сигналов считывания базового адреса теста и поступает на один информационный вход сумматора 52 модуля 2.

Код дисциплины предстоящего тестирования с выхода 44 регистра 30 проходит на выход 46 модуля 1 и с входа 59 модуля 2 поступает на вход дешифратора 50. Дешифратор 50 расшифровывает код дисциплины тестирования и вырабатывает на одном из своих выходов высокий потенциал, поступающий на соответствующие входы элементов 53-55 И. Для определенности допустим, что высоким потенциалом с выхода дешифратора 50 будет открыт элемент 55 И по одному входу.

Синхронизирующий импульс с выхода элемента 36 задержки задержанный элементом 37 задержки на время считывания содержимого фиксированной ячейки ПЗУ 32, проходит на выход 47 модуля 1, пересылается на синхронизирующий вход 61 модуля 2, задерживается элементом 56 задержки на время срабатывания дешифратора 50 и поступает через открытый по одному входу элемент 55 И на вход считывания фиксированной ячейки постоянного запоминающего устройства (ПЗУ) 51. В фиксированной ячейке ПЗУ 51 хранится код смещения базового адреса страницы дисциплины относительно базового адреса раздела специальности обучения студента.

Код смещения базового адреса страницы дисциплины относительно базового адреса раздела специальности обучения студента считывается из ПЗУ 51 и подается на другой информационный вход сумматора 52 модуля 2.

По синхронизирующему импульсу с выхода элемента 56 задержки, задержанному элементом 57 задержки на время считывания содержимого фиксированной ячейки ПЗУ 51, в сумматоре 52 происходит суммирование кодов, поступивших на его входы. Результат суммирования в виде кода базового адреса страницы памяти, начиная с которого в ячейках этой страницы хранятся тесты по дисциплине, код которой указан в принятой кодограмме.

Синхронизирующий импульс с выхода элемента 57 задержки задерживается элементом 58 задержки на время срабатывания сумматора 52 и с выхода 64 модуля 2 выдается на выход 23 системы, откуда он поступает на вход первого канала прерывания сервера.

С приходом этого импульса сервер системы переходит на подпрограмму опроса содержимого ячейки памяти, адрес которой сформирован на выходе 62 сумматора 52, выдаваемого на адресный выход 19 системы, и выдачи содержимого базового адреса теста по выбранной учебной дисциплине на удаленное АРМ тестируемого студента.

В базовом адресе страницы дисциплины хранится полная структура теста, содержащая число всех дидактических единиц (ДЕ) - разделов теста, порядковый номер и наименование каждой ДЕ, а также для каждой ДЕ порядковый номер задания, его название и число всех заданий в каждой ДЕ (Таблица 1).

Таблица 1
ДЕ 1	Программные средства реализации информационных процессов
1	Понятие системного и служебного (сервисного) программного обеспечения. Операционные системы.
2	Файловая структура операционной системы. Операции с файлами.
3	Технология обработки текстовой информации.
4	Электронные таблицы.
5	Системы управления базами данных.
6	Основы баз данных и знаний.
ДЕ 2	Модели решения функциональных и вычислительных задач
1	Моделирование как метод познания.
2	Классификация и формы представления моделей.
3	Методы и технологии моделирования.
4	Информационная модель объекта.
ДЕ 3	Алгоритмизация и программирование
1	Понятие алгоритма и его свойства. Блок-схема алгоритма.
2	Разветвляющаяся алгоритмическая структура.
3	Программы линейной структуры.
4	Операторы ветвления и цикла.
ДЕ 4	Технологии программирования
1	Этапы решения задач на компьютере.
2	Понятие о структурном программировании. Модульный принцип программирования.
3	Подпрограммы. Принципы проектирования программ сверху-вниз и снизу-вверх
4	Объектно-ориентированное программирование.
5	Интегрированные среды программирования.
ДЕ 5	Локальные и глобальные сети ЭВМ. Зашита информации в сетях.
1	Сетевые технологии обработки данных.
2	Принципы организации и основные технологии вычислительных сетей.
3	Сетевой сервис и сетевые стандарты.

Студент анализирует предъявленную ему структуру теста и задает для тестирования общее число ДЕ (разделов) теста, а в качестве начального раздела указывает ДЕ (раздел) 1 теста, с которого начинается тестирование:

Сформированная кодограмма с удаленного рабочего места тестируемого студента подается на информационный вход 12 системы и с входа 80 модуля 3 идентификации базового адреса раздела теста поступает на информационный вход регистра 67.

Поступление кодограммы с удаленного рабочего места тестируемого студента сопровождается синхронизирующим импульсом, поступающим на синхронизирующий вход 16 системы. Этот импульс с синхронизирующего входа 16 системы проходит на синхронизирующий вход 82 модуля 3 и поступает на синхронизирующий вход регистра 67, занося в него кодограмму, поступившую на вход 12 системы.

Код номера 1 раздела (ДЕ) теста, указанного студентом в качестве начального для тестирования, с выхода 86 регистра 67 подается на информационный вход счетчика 68, а код общего числа всех разделов теста с выхода 85 регистра 67 идет на выход 88 модуля и с входа 103 модуля 5 контроля завершения считывания заданий теста поступает на один информационный вход компаратора 101 модуля 5.

Синхронизирующий импульс с входа 16 системы проходит на вход 82 модуля 3, задерживается элементом 76 задержки на время срабатывания регистра 67 и поступает на синхронизирующий вход счетчика 68, занося в него код первого (начального) раздела тестирования.

С выхода счетчика 68 код первого раздела теста подается на вход дешифратора 69. Дешифратор 69 расшифровывает код раздела теста и вырабатывает на одном из своих выходов высокий потенциал, поступающий на соответствующие входы элементов 72-74 И. Для определенности допустим, что высоким потенциалом с выхода дешифратора 69 будет открыт элемент 72 И по одному входу.

Тот же синхронизирующий импульс с выхода элемента 76 задержки проходит через элемент 75 ИЛИ, задерживается элементом 77 задержки на время срабатывания счетчика 68 и дешифратора 69 и поступает через открытый по одному входу элемент 72 И на вход считывания фиксированной ячейки постоянного запоминающего устройства (ПЗУ) 70. В фиксированной ячейке ПЗУ 70 хранится код смещения начального адреса первого раздела теста относительно базового адреса теста по заданной дисциплине.

Считанный из ПЗУ 70 код смещения начального адреса первого раздела теста относительно базового адреса теста по дисциплине поступает на один информационный вход сумматора 71, на другой информационный вход которого с входа 81 модуля 3 подается код базового адреса теста по дисциплине, поступающий с выхода 63 модуля 2.

По синхронизирующему импульсу с выхода элемента 77 задержки, задержанному элементом 78 задержки на время считывания содержимого фиксированной ячейки ПЗУ 70, в сумматоре 71 происходит суммирование кодов, поданных на его входы, с выдачей результата в виде кода базового (начального) адреса первого раздела теста на выход 87 модуля 3.

Полученный в сумматоре 71 код начального адреса первого раздела теста с выхода 87 модуля 3 пересылается на информационный вход 93 модуля 4 формирования сигналов считывания заданий теста и поступает на информационный вход счетчика 90 модуля 4.

Синхронизирующий импульс с выхода элемента 78 задержки, задержанный элементом 79 задержки на время срабатывания сумматора 71, с выхода 89 модуля 3 пересылается на синхронизирующий вход 94 модуля 4 и поступает на синхронизирующий вход счетчика 90 модуля 4, записывая в него код базового адреса первого раздела теста.

Этот же импульс с входа 94 модуля 4 проходит элемент 91 ИЛИ, задерживается элементом 92 задержки на время занесения кода начального адреса первого раздела теста в счетчик 90 и далее с выхода 98 модуля 4 выдается на выход 24 системы, откуда он поступает на вход первого канала прерывания сервера системы.

С приходом этого импульса сервер переходит на подпрограмму опроса содержимого ячейки памяти, адрес которой сформирован на выходе 97 счетчика 90, выдаваемого на адресный выход 20 системы, и выдачи кода первого задания первого раздела теста на удаленное АРМ тестируемого студента, а кода правильного ответа и кода числа заданий в первом разделе теста на информационный вход 13 системы.

Структура кодограммы первого задания первого раздела теста имеет следующий вид:

Код номера правильного ответа и код числа заданий первого раздела теста с информационного входа 13 системы проходят на информационный вход 112 модуля 6 регистрации признака правильного ответа, затем поступают на информационный вход регистра 110 и заносятся в него синхронизирующим импульсом сервера, поступающим через вход 17 системы.

Код номера (признака) правильного ответа снимается на выход 119 модуля 6, а код числа заданий в первом разделе теста снимается на выход 118 модуля 6.

Каждое задание теста имеет четыре пронумерованных варианта ответов, один из которых правильный (фиг.12). В левом окне располагается условие задания (задачи), в правом окне располагаются четыре варианта ответа.

Выполнение студентом полученного задания теста сводится к установлению соответствия между заданием и кодом номера возможного ответа на это задание. Студент обдумывает задание теста, выбирает номер ответа и отправляет со своего автоматизированного рабочего места код выбранного номера ответа на информационный вход 14 системы.

Этот код с информационного входа 14 системы проходит на информационный вход 140 модуля 8 селекции признака правильного ответа и поступает на информационный вход регистра 135, куда и заносится синхронизирующим импульсом сервера, поступающим через вход 18 системы.

Код номера ответа, выбранного тестируемым студентом, с выхода регистра 135 поступает на один информационный вход компаратора 136, на другой информационный вход которого с информационного входа 139 модуля 8 подается код номера правильного ответа на первое задание первого раздела теста, поступающего с выхода 119 модуля 6.

Синхронизирующий импульс с входа 18 системы, поступая на синхронизирующий вход 141 модуля 8, задерживается элементом 138 задержки на время занесения кода выбранного студентом номера ответа в регистр 135 и затем поступает на синхронизирующий вход компаратора 136.

Компаратор 136 сравнивает код выбранного студентом номера ответа с кодом номера правильного ответа. Если коды номеров ответов совпадают, т.е. тестируемый студент правильно ответил на предъявленное ему задание, то на выходе 144 компаратора формируется импульс, который с выхода 146 модуля 8, во-первых, подается на вход 126 модуля 7 контроля границы раздела теста, проходит элемент 123 ИЛИ и поступает на счетный вход счетчика 121, увеличивая его содержимое на единицу. Счетчик 121 подсчитывает нарастающим итогом общее число предъявленных студенту заданий выбранного раздела теста.

Во-вторых, этот же импульс с выхода 146 модуля 8 проходит на вход 154 модуля 9 идентификации результата выполнения заданий раздела теста и подается на счетный вход счетчика 150, увеличивая его содержимое на единицу. Счетчик 150 подсчитывает число правильных ответов при выполнении заданий раздела теста.

Этот же импульс с входа 126 модуля 7, пройдя элемент 123 ИЛИ, задерживается элементом 124 задержки на время срабатывания счетчика 121 и поступает на синхронизирующий вход компаратора 122 модуля 7. Компаратор 122 сравнивает код числа предъявленных студенту заданий выбранного раздела теста, подаваемого на один его вход с выхода счетчика 121, с кодом общего числа всех заданий выбранного раздела теста, поступающего на другой его вход с информационного выхода 118 модуля 6.

Если коды чисел на входах компаратора 122 не совпадают, то, следовательно, еще не все задания выбранного раздела теста были предъявлены для выполнения. В этом случае на выходе 128 компаратора 122 вырабатывается сигнал, который с выхода 130 модуля 7 подается на вход 114 модуля 6, проходит элемент 111 ИЛИ и поступает на установочный вход регистра 110, сбрасывая в ноль его содержимое и подготавливая его, тем самым, к новому циклу работы.

Этот же импульс с выхода 120 модуля 7 подается на вход 142 модуля 8, проходит элемент 137 ИЛИ и поступает на установочный вход регистра 135, сбрасывая в ноль его содержимое и подготавливая его, тем самым, к новому циклу работы.

Этот же импульс с выхода 130 модуля 7 подается на вход 95 модуля 4 и поступает на счетный вход счетчика 90, увеличивая на единицу его содержимое и формируя на его выходе адрес следующего (второго) задания первого раздела теста. Этот адрес с выхода 97 счетчика 90 выдается на адресный выход 20 системы.

Этот же импульс с входа 95 модуля 4 проходит элемент 91 ИЛИ, задерживается элементом 92 задержки на время срабатывания счетчика 90 и с выхода 98 модуля 4 выдается на выход 24 системы, откуда он поступает на вход первого канала прерывания сервера.

С приходом этого импульса сервер вновь переходит на подпрограмму опроса содержимого ячейки памяти, адрес которой сформирован на выходе 97 счетчика 90, выдаваемого на адресный выход 20 системы, и выдачи второго задания первого раздела теста на удаленное АРМ тестируемого студента, а кода правильного ответа на это задание и кода числа заданий в первом разделе теста на информационный вход 13 системы.

Код правильного ответа на предъявленное второе задание и код числа заданий первого раздела теста с информационного входа 13 системы проходят на информационный вход 112 модуля 6, затем поступают на информационный вход регистра 110 и заносятся в него синхронизирующим импульсом сервера, поступающим через вход 17 системы.

Студент обдумывает полученное новое задание теста, выбирает номер его ответа и отправляет со своего автоматизированного рабочего места код выбранного номера ответа на информационный вход 14 системы.

Этот код с информационного входа 14 системы проходит на информационный вход 140 модуля 8 и поступает на информационный вход регистра 135, куда и заносится синхронизирующим импульсом с входа 18 системы.

Код номера ответа, выбранного студентом, с выхода регистра 135 поступает на один информационный вход компаратора 136, на другой информационный вход которого с информационного входа 139 модуля 8 подается код номера правильного ответа на полученное второе задание первого раздела теста, поступающего с выхода 119 модуля 6.

Синхронизирующий импульс с входа 18 системы, поступая на синхронизирующий вход 141 модуля 8, задерживается элементом 138 задержки на время занесения кода выбранного студентом номера ответа в регистр 135 и затем поступает на синхронизирующий вход компаратора 136.

Компаратор 136 модуля 8 сравнивает код выбранного студентом номера ответа с кодом номера правильного ответа. Если коды номеров ответов не совпадают, т.е. тестируемый студент не правильно ответил на предъявленное ему задание, то на выходе 145 компаратора 136 формируется импульс, который с выхода 147 модуля 8, во-первых, подается на вход 127 модуля 7, проходит элемент 123 ИЛИ и поступает на счетный вход счетчика 121, увеличивая его содержимое на единицу. Счетчик 121 модуля 7 подсчитывает нарастающим итогом общее число полученных заданий выбранного раздела теста.

Во-вторых, этот же импульс с выхода 147 модуля 8 проходит на вход 155 модуля 9 и подается на счетный вход счетчика 151, увеличивая его содержимое на единицу. Счетчик 151 подсчитывает число неправильных ответов при выполнении заданий выбранного раздела теста.

Этот же импульс с входа 127 модуля 7, пройдя элемент 123 ИЛИ, задерживается элементом 124 задержки на время срабатывания счетчика 121 модуля 7 и поступает на синхронизирующий вход компаратора 122.

Компаратор 122 вновь сравнивает код числа предъявленных студенту заданий первого раздела теста, подаваемого на один его вход с выхода счетчика 121, с кодом числа всех заданий первого раздела теста, поступающего на другой его вход с информационного выхода 118 модуля 6.

Если коды чисел на входах компаратора 122 не совпадают, то, следовательно, еще не все задания первого раздела теста были предъявлены для выполнения. В этом случае на выходе 128 компаратора 122 вырабатывается сигнал, который с выхода 130 модуля 7 подается на вход 114 модуля 6, проходит элемент 111 ИЛИ и поступает на установочный вход регистра 110, сбрасывая в ноль его содержимое и подготавливая его, тем самым, к новому циклу работы.

Этот же импульс с выхода 130 модуля 7 подается на вход 142 модуля 8, проходит элемент 137 ИЛИ и поступает на установочный вход регистра 135, сбрасывая в ноль его содержимое и подготавливая его, тем самым, к новому циклу работы.

Этот же импульс с выхода 130 модуля 7 подается на вход 95 модуля 4 и поступает на счетный вход счетчика 90, увеличивая на единицу его содержимое и формируя на его выходе адрес следующего задания первого раздела теста. Этот адрес с выхода 97 счетчика 90 выдается на адресный выход 20 системы.

Этот же импульс с входа 95 модуля 4 проходит элемент 91 ИЛИ, задерживается элементом 92 задержки на время срабатывания счетчика 90 и с выхода 98 модуля 4 выдается на выход 26 системы, откуда он поступает на вход первого канала прерывания сервера системы.

С приходом этого импульса сервер системы вновь переходит на подпрограмму опроса содержимого ячейки памяти, адрес которой сформирован на выходе 97 счетчика 90, выдаваемого на адресный выход 20 системы, и выдачи следующего (теперь уже третьего) задания первого раздела теста на удаленное АРМ тестируемого студента, а кода правильного ответа и кода числа заданий в первом разделе теста на информационный вход 13 системы.

Описанный процесс выборки адресов базы данных сервера и предъявления студенту заданий первого раздела теста будет продолжаться до тех пор, пока код числа принятых и обработанных заданий первого раздела теста в счетчике 121 модуля 7 не будет равен коду общего числа всех заданий первого раздела теста, снимаемому с выхода 118 модуля 6. В этом случае компаратор 122 модуля 7 зафиксирует равенство кодов на его входах, и на его выходе 129 появится сигнал.

Сигнал с выхода 129 компаратора 122, во-первых, идет на установочный вход счетчика 121 модуля 7, возвращая его в исходное состояние и подготавливая его для работы в следующем цикле обработки заданий теста.

Этот же сигнал с выхода 131 модуля 7 подается на вход 115 модуля 6, проходит элемент 111 ИЛИ и поступает на установочный вход регистра 110, сбрасывая в ноль его содержимое и подготавливая его, тем самым, к новому циклу работы.

Этот же сигнал с выхода 131 модуля 7 подается на вход 143 модуля 8, проходит элемент 137 ИЛИ и поступает на установочный вход регистра 135, сбрасывая в ноль его содержимое и подготавливая его, тем самым, к новому циклу работы.

Этот же сигнал с выхода 131 модуля 7 идет на вход 156 модуля 9 и подается на синхронизирующий вход компаратора 152, сравнивающего коды чисел правильных и неправильных ответов по обработанным заданиям рассмотренного раздела теста.

Если код числа правильных ответов на задания раздела теста, подаваемый на один вход компаратора 152 с выхода счетчика 150, больше или равен коду числа неправильных ответов, подаваемому на другой его вход с выхода счетчика 151, то на выходе 157 компаратора 152 формируется сигнал освоения заданий рассмотренного раздела теста. Этот сигнал с выхода 159 модуля 9 пересылается на вход 169 модуля 10 и поступает на счетный вход счетчика 165, увеличивая его содержимое на единицу. Счетчик 165 модуля 10 подсчитывает нарастающим итогом общее число освоенных разделов теста.

Если код числа правильных ответов на задания раздела теста, подаваемый на один вход компаратора 152 с выхода счетчика 150, меньше кода числа неправильных ответов, подаваемого на другой его вход с выхода счетчика 151, то на выходе 158 компаратора 152 формируется сигнал не освоения заданий рассмотренного раздела теста. Этот сигнал с выхода 160 модуля 9 пересылается на вход 170 модуля 10 и поступает на счетный вход счетчика 166, увеличивая его содержимое на единицу. Счетчик 166 модуля 10 подсчитывает нарастающим итогом общее число не освоенных разделов теста.

Этот же сигнал с входа 156 модуля 9 задерживается элементом 153 задержки на время срабатывания компаратора 152 и поступает на установочные входы счетчиков 150-151, возвращая их в исходное состояние и подготавливая их для приема результатов выполнения заданий следующего очередного (второго) раздела теста.

Кроме того, сигнал с выхода 131 модуля 7 пересылается на вход 104 модуля 5 и поступает на счетный вход счетчика 100, увеличивая его содержимое на единицу, подсчитывающего нарастающим итогом число принятых и обработанных разделов теста.

Синхронизирующий импульс с входа 104 модуля 5 задерживается элементом 102 задержки на время срабатывания счетчика 100 и поступает на синхронизирующий вход компаратора 101. Компаратор 101 сравнивает код числа принятых и обработанных разделов теста, подаваемого на один его вход с выхода счетчика 100, с кодом общего числа всех разделов теста, подаваемого на другой его вход с выхода 88 модуля 3.

Поскольку в счетчик 100 модуля 5 была занесена только первая единица, то число принятых и обработанных разделов теста на выходе счетчика 100 будет меньше числа всех разделов теста, поступающего в компаратор 101 с входа 103 модуля 5.

По несовпадению кодов на входах компаратора 101 на его выходе 105 появится сигнал, который с выхода 107 модуля 5 подается на вход 83 модуля 3

и поступает на счетный вход счетчика 68, увеличивая на единицу его содержимое и фиксируя тем самым в счетчике 68 код следующего, второго, раздела теста.

С выхода счетчика 68 код второго раздела теста подается на вход дешифратора 69. Дешифратор 69 расшифровывает код раздела теста и вырабатывает на одном из своих выходов высокий потенциал, поступающий на соответствующие входы элементов 72-74 И. Для определенности допустим, что высоким потенциалом с выхода дешифратора 69 будет открыт элемент 73 И по одному входу.

Тот же синхронизирующий импульс с входа 83 модуля 3 проходит через элемент 75 ИЛИ, задерживается элементом 77 задержки на время срабатывания счетчика 68 и дешифратора 69 и поступает через открытый по одному входу элемент 73 И на вход считывания фиксированной ячейки постоянного запоминающего устройства (ПЗУ) 70. В фиксированной ячейке ПЗУ 70 хранится код смещения начального адреса второго раздела теста относительно базового адреса теста по заданной дисциплине.

Считанный из ПЗУ 70 код смещения начального адреса второго раздела теста поступает на один информационный вход сумматора 71, на другой информационный вход которого с входа 81 модуля 3 подается код базового адреса теста по дисциплине, поступающий с выхода 63 модуля 2.

По синхронизирующему импульсу с выхода элемента 77 задержки, задержанному элементом 78 задержки на время считывания содержимого фиксированной ячейки ПЗУ 70, в сумматоре 71 происходит суммирование кодов, поданных на его входы, с выдачей результата в виде кода базового (начального) адреса второго раздела теста на выход 87 модуля 3.

Полученный в сумматоре 71 код начального адреса второго раздела теста с выхода 87 модуля 3 пересылается на информационный вход 93 модуля 4 и поступает на информационный вход счетчика 90 модуля 4.

Синхронизирующий импульс с выхода элемента 78 задержки, задержанный элементом 79 задержки на время срабатывания сумматора 71, с выхода 89 модуля 3 пересылается на синхронизирующий вход 94 модуля 4 и поступает на синхронизирующий вход счетчика 90 модуля 4, записывая в него код базового (начального) адреса второго раздела теста.

Этот же импульс с входа 94 модуля 4 проходит элемент 91 ИЛИ, задерживается элементом 92 задержки на время занесения кода начального адреса второго раздела теста в счетчик 90 и далее с выхода 98 модуля 4 выдается на выход 24 системы, откуда он поступает на вход первого канала прерывания сервера системы.

С приходом этого импульса сервер переходит на подпрограмму опроса содержимого ячейки памяти, адрес которой сформирован на выходе 97 счетчика 90, выдаваемого на адресный выход 20 системы, и выдачи кода первого задания второго раздела теста на удаленное АРМ тестируемого студента, а кода правильного ответа и кода числа заданий во втором разделе теста на информационный вход 13 системы.

Описанный процесс формирования адресов заданий раздела теста, предъявления каждого задания раздела студенту для обработки и перехода к заданиям следующего раздела будет продолжаться до тех пор, пока не будут предъявлены студенту задания всех разделов теста.

В этом случае код числа принятых и обработанных разделов теста на выходе счетчика 100 будет равен коду числа всех разделов теста, поступающему в компаратор 101 с выхода 88 модуля 3, и на выходе 106 компаратора 101 появится сигнал, который тут же подается на установочный вход счетчика 100, возвращая его в исходное состояние и подготавливая счетчик к следующему циклу работы.

Этот же сигнал с выхода 108 модуля 5 идет на вход 96 модуля 4 и поступает на установочный вход счетчика 90, возвращая его в исходное состояние и подготавливая счетчик к следующему циклу работы.

Этот же сигнал с выхода 108 модуля 5 идет на вход 84 модуля 3 и поступает на установочный вход регистра 67, сбрасывая в ноль его содержимое и подготавливая его к новому циклу работы.

Этот же сигнал с входа 84 модуля 3 подается на установочный вход счетчика 68, возвращая его в исходное состояние и подготавливая счетчик к следующему циклу работы.

Этот же сигнал с выхода 108 модуля 5 идет через вход 42 модуля 1 на установочный вход регистра 30, сбрасывая в ноль его содержимое и подготавливая его к новому циклу работы.

Этот же сигнал с выхода 108 модуля 5 пересылается на вход 171 модуля 10 и поступает на синхронизирующий вход компаратора 167, который сравнивает коды чисел освоенных и не освоенных разделов теста, подаваемых на его входы.

Если код числа освоенных разделов теста, поступающего на один вход компаратора 167 с выхода счетчика 165, будет больше или равен коду числа не освоенных разделов теста, поступающего на другой его вход с выхода счетчика 166, на выходе 172 компаратора 167 формируется сигнал «Задания теста выполнены». Этот сигнал с выхода 176 модуля 10 поступает на сигнальный выход 25 системы и пересылается на автоматизированное рабочее место тестируемого студента.

Этот же сигнал с выхода 172 компаратора 167 проходит элемент 168 ИЛИ и поступает на установочные входы счетчиков 165-166, возвращая их в исходное состояние и подготавливая их к следующему циклу работы.

Если код числа освоенных разделов теста, поступающего на один вход компаратора 167 с выхода счетчика 165 будет меньше кода числа не освоенных разделов теста, поступающего на другой его вход с выхода счетчика 166, на выходе 173 компаратора 167 формируется сигнал «Задания теста не выполнены». Этот сигнал с выхода 177 модуля 10 поступает на сигнальный выход 26 системы и пересылается на автоматизированное рабочее место тестируемого студента.

Этот же сигнал с выхода 173 компаратора 167 проходит элемент 168 ИЛИ и поступает на установочные входы счетчиков 165-166, возвращая их в исходное состояние и подготавливая их к следующему циклу работы.

При этом выдача сигналов «Задания теста выполнены» и «Задания теста не выполнены» сопровождается выдачей на автоматизированное рабочее место тестируемого студента информации в виде кода числа освоенных разделов теста с выхода 21 системы и кода числа не освоенных разделов теста с выхода 22 системы.

Таким образом, введение новых узлов и модулей и новых конструктивных связей позволило существенно повысить быстродействие системы путем исключения поиска данных по всей базе данных системы.

Источники информации, принятые во внимание при составлении описания заявки:

1. Патент США 0505651 М. кл. G06F 13/40, 13/38, 1992.

2. Патент США 5129083 М. кл. G06F 12/00, 15/40, 1992 (прототип).

3. Киселева В.П., Хусаинова Н.В. О создании системы тест-тренажеров по дисциплинам Федерального Интернет-экзамена в сфере профессионального образования./ Современные проблемы фундаментального образования: Материалы международной научно-методической конференции. - Йошкар-Ола: МарГТУ, 2009. С.100-102.

Система Интернет-тестирования студентов по дисциплинам профессионального образования, содержащая модуль регистрации атрибутов раздела теста, информационный вход которого является первым информационным входом системы, предназначенным для приема кода номера правильного ответа на предъявленное задание и кода числа всех заданий текущего раздела теста, считанных из базы данных сервера, синхронизирующий вход модуля регистрации атрибутов раздела теста является первым синхронизирующим входом системы, предназначенным для приема сигналов занесения кода номера правильного ответа на предъявленное задание и кода числа всех заданий текущего раздела теста, считанных из базы данных сервера, в модуль регистрации атрибутов раздела теста, модуль выдачи сигналов считывания базового адреса теста, информационный выход которого является первым адресным выходом системы, предназначенным для выдачи базового адреса теста на адресный вход сервера базы данных, а синхронизирующий выход модуля выдачи сигналов считывания базового адреса теста является первым синхронизирующим выходом системы, предназначенным для выдачи сигналов считывания на вход считывания сервера базы данных, модуль формирования сигналов считывания заданий теста, информационный выход которого является вторым адресным выходом системы, предназначенным для выдачи адреса считывания задания теста на адресный вход сервера базы данных, а синхронизирующий выход модуля формирования сигналов считывания заданий теста является вторым синхронизирующим выходом системы, предназначенным для выдачи сигналов считывания на вход считывания сервера базы данных, модуль контроля завершения считывания заданий теста, один выход которого соединен с установочным входом модуля формирования сигналов считывания заданий теста, модуль формирования результата тестирования, синхронизирующий вход которого подключен к одному выходу модуля контроля завершения считывания заданий теста, один информационный выход модуля формирования результата тестирования является первым информационным выходом системы, предназначенным для выдачи кода числа освоенных разделов теста на автоматизированное рабочее место тестируемого студента, другой информационный выход модуля формирования результата тестирования является вторым информационным выходом системы, предназначенным для выдачи кода числа не освоенных разделов теста на автоматизированное рабочее место тестируемого студента, один сигнальный выход модуля формирования результата тестирования является первым сигнальным выходом системы, предназначенным для выдачи сигнала выполнения заданий теста, другой сигнальный выход модуля формирования результата тестирования является вторым сигнальным выходом системы, предназначенным для выдачи сигнала невыполнения заданий теста, отличающаяся тем, что она содержит модуль идентификации базового адреса специальности обучения, информационный вход которого является вторым информационным входом системы, предназначенным для приема кодограммы запроса на тестирование в виде совокупности кодов специальности обучения и дисциплины тестирования с автоматизированного рабочего места студента, синхронизирующий вход модуля идентификации базового адреса специальности обучения является вторым синхронизирующим входом системы, предназначенным для приема сигналов занесения кодограммы запроса на тестирование в виде совокупности кодов специальности обучения и дисциплины тестирования в модуль идентификации базового адреса специальности обучения, установочный вход модуля идентификации базового адреса специальности обучения подключен к одному выходу модулю контроля завершения считывания заданий теста, первый и второй информационные выходы модуля идентификации базового адреса специальности обучения соединены с первым и вторым информационными входами модуля выдачи сигналов считывания базового адреса теста соответственно, а синхронизирующий выход модуля идентификации базового адреса специальности обучения соединен с синхронизирующим входом модуля выдачи сигналов считывания базового адреса теста, модуль идентификации базового адреса раздела теста, один информационный вход которого является третьим информационным входом системы, предназначенным для приема с автоматизированного рабочего места тестируемого студента кода первого раздела и кода числа всех разделов теста, другой информационный вход модуля идентификации базового адреса раздела теста подключен к информационному выходу модуля выдачи сигналов считывания базового адреса теста, синхронизирующий вход модуля идентификации базового адреса раздела теста является третьим синхронизирующим входом системы, предназначенным для приема сигналов занесения кода первого раздела и кода числа всех разделов теста в модуль идентификации базового адреса раздела теста, установочный вход модуля идентификации базового адреса раздела теста подключен к одному выходу модуля контроля завершения считывания заданий теста, а счетный вход модуля идентификации базового адреса раздела теста подключен к другому выходу модуля контроля завершения считывания заданий теста, один информационный выход модуля идентификации базового адреса раздела теста соединен с информационным входом модуля формирования сигналов считывания заданий теста, другой информационный выход модуля идентификации базового адреса раздела теста соединен с информационным входом модуля контроля завершения считывания заданий теста, а синхронизирующий выход модуля идентификации базового адреса раздела теста соединен с синхронизирующим входом модуля формирования сигналов считывания заданий теста, модуль селекции признака правильного ответа, один информационный вход которого является четвертым информационным входом системы, предназначенным для приема с автоматизированного рабочего места тестируемого студента кода выбранного студентом номера ответа на предъявленное задание теста, другой информационный вход модуля селекции признака правильного ответа подключен к одному информационному выходу модуля регистрации атрибутов раздела теста, а синхронизирующий вход модуля селекции признака правильного ответа является четвертым синхронизирующим входом системы, предназначенным для приема сигналов занесения кода выбранного студентом номера ответа на предъявленное задание теста в модуль селекции признака правильного ответа, модуль контроля границы раздела теста, информационный вход которого подключен к другому информационному выходу модуля регистрации атрибутов раздела теста, один счетный вход модуля контроля границы раздела теста подключен к одному выходу модуля селекции признака правильного ответа, другой счетный вход модуля контроля границы раздела теста подключен к другому выходу модуля селекции признака правильного ответа, один выход модуля контроля границы раздела теста подключен к счетному входу модуля формирования сигналов считывания заданий теста, к одному установочному входу модуля регистрации атрибутов раздела теста и к одному установочному входу модуля селекции признака правильного ответа, а другой выход модуля контроля границы раздела теста соединен с счетным входом модуля контроля завершения считывания заданий теста, с другим установочным входом модуля регистрации атрибутов раздела теста и с другим установочным входом модуля селекции признака правильного ответа, и модуль идентификации результата выполнения заданий раздела теста, синхронизирующий вход которого подключен к другому выходу модуля контроля границы раздела теста, один счетный вход модуля идентификации результата выполнения заданий раздела теста подключен к одному выходу модуля селекции признака правильного ответа, а другой счетный вход модуля идентификации результата выполнения заданий раздела теста подключен к другому выходу модуля селекции признака правильного ответа, один выход модуля идентификации результата выполнения заданий раздела теста соединен с одним счетным входом модуля формирования результата тестирования, а другой выход модуля идентификации результата выполнения заданий раздела теста соединен с другим счетным входом модуля формирования результата тестирования.