Распределитель импульсов

Предлагаемая полезная модель относится к электронной технике и может быть использована в цифровых системах для формирования распределенных импульсов. Распределитель импульсов содержит сдвиговый регистр и дешифратор, при этом N пар прямых и инверсных выходов сдвигового регистра являются входами дешифратора, N-й инверсный выход сдвигового регистра подключен к его входу последовательного кода, а вход тактовой частоты подключен к шине тактовой частоты. Для достижения возможности контроля функционирования распределителя импульсов введены первая и вторая логических схем ИЛИ, первая и вторая дифференцирующие схемы, логическая схема ИЛИ-НЕ, логический элемент НЕ, первый и второй D-триггеры, RS-триггер и индикатор. 1N-1 нечетные выходы дешифратора являются входами первой логической схемы ИЛИ, 2N четные выходы дешифратора являются входами второй логической схемы ИЛИ, выход первой логической схемы ИЛИ через первую дифференцирующую схему подключен к первому входу логической схемы ИЛИ-НЕ. Выход второй логической схемы ИЛИ через вторую дифференцирующую схему подключен ко второму входу логической схемы ИЛИ-НЕ, выход которой подключен к R-входу первого D-триггера, вход D которого подключен к шине логической единицы, а прямой выход - к D-входу второго D-триггера, инверсный выход которого подключен к R-входу RS-триггера, выход которого подключен к индикатору, a S-вход подключен к шине установки, при этом шина тактовой частоты подключена через логический элемент НЕ к С-входам первого и второго D-триггеров.

Предлагаемая полезная модель относится к электронной технике и может быть использована в цифровых системах для формирования распределенных импульсов.

Известны распределители импульсов (См.: Счетные и преобразовательные схемы Шифраторы и дешифраторы. Adobe Acrobat Document, asel.rgups.ru/2book/b1/auto37.html), содержащие счетчик и дешифратор, при этом выходы счетчика являются входами дешифратора, выходы которого являются выходами устройства, а вход счетчика подключен к шине тактовой частоты.

Недостатком устройства является возможность появления на его выходе просечек (ложных коротких импульсов) и отсутствие контроля функционирования распределителя импульсов.

Наиболее близким техническим решением к предлагаемому является распределитель импульсов (См.: Счетчики 1. Асинхронные счетчики со сквозным переносом. Adobe Acrobat Document, www2.fep.tsure.ru/russian/kes/books/lukyanenko/lek2__pmm.pdf.), содержащий сдвиговый регистр и дешифратор, при этом N пар прямых и инверсных выходов сдвигового регистра являются входами дешифратора, а его N выходов являются выходами устройства, N-й инверсный выход сдвигового регистра подключен к его входу последовательного кода, а вход тактовой частоты подключен к шине тактовой частоты.

Недостатком устройства является отсутствие контроля функционирования распределителя импульсов.

Техническим результатом предлагаемой полезной модели является достижение возможности контроля функционирования распределителя импульсов.

Сущность полезной модели состоит в том, что распределитель импульсов содержит сдвиговый регистр и дешифратор, при этом N пар прямых и инверсных выходов сдвигового регистра являются входами дешифратора, N-й инверсный выход сдвигового регистра подключен к его входу последовательного кода, а вход тактовой частоты подключен к шине тактовой частоты.

Новым в предлагаемой полезной модели является введение первой и второй логических схем ИЛИ, первой и второй дифференцирующих схем, логической схемы ИЛИ-НЕ, логического элемента НЕ, первого и второго D-триггеров, RS-триггера и индикатора, причем 1N-1 нечетные выходы дешифратора являются входами первой логической схемы ИЛИ, 2N четные выходы дешифратора являются входами второй логической схемы ИЛИ, выход первой логической схемы ИЛИ через первую дифференцирующую схему подключен к первому входу логической схемы ИЛИ-НЕ, выход второй логической схемы ИЛИ через вторую дифференцирующую схему подключен ко второму входу логической схемы ИЛИ-НЕ, выход которой подключен к R-входу первого D-триггера, вход D которого подключен к шине логической единицы, а прямой выход - к D-входу второго D-триггера, инверсный выход которого подключен к R-входу RS-триггера, выход которого подключен к индикатору, a S-вход подключен к шине установки, при этом шина тактовой частоты подключена через логический элемент НЕ к С-входам первого и второго D-триггеров.

При наличии всех четных и нечетных распределенных импульсов единичный сигнал со входа D первого D-триггера не продвинется во второй D-триггер и RS-триггер не будет сброшен в состояние неисправности. В противном случае первый D-триггер не будет сброшен фронтом отсутствующего распределенного импульса, сигнал единичного уровня продвинется во второй D-триггер и RS-триггер будет сброшен в состояние неисправности, включая индикатор. Причем это будет происходить как при отсутствии любого распределенного импульса, так и при его «залипании» в единичном состоянии.

Таким образом, происходит контроль функционирования распределителя импульсов.

На Фиг.1 представлена схема распределителя импульсов.

На фиг.2 представлена временная диаграмма работы распределителя импульсов.

Распределитель импульсов содержит сдвиговый регистр 1, дешифратор 2, две логические схемы ИЛИ 3 и 4, две дифференцирующих схемы 5 и 6, логическую схему ИЛИ-НЕ 7, два D-триггера 8 и 9, RS-триггер 10, логический элемент НЕ 11 и индикатор 12. При этом N пар прямых и инверсных выходов сдвигового регистра 1 являются входами дешифратора 2, N выходов которого являются выходами устройства, N-й инверсный выход сдвигового регистра 2 подключен к его входу последовательного кода (образуя счетчик Джонсона). Нечетные 1N-1 выходы дешифратора 2 являются входами первой логической схемы ИЛИ 3, 2...N четные выходы дешифратора являются входами второй логической схемы ИЛИ 4, выход первой логической схемы ИЛИ 3 через первую дифференцирующую схему 5 подключен к первому входу логической схемы ИЛИ-НЕ 7, выход второй логической схемы ИЛИ 4 через вторую дифференцирующую схему 6 подключен ко второму входу логической схемы ИЛИ-НЕ 7, выход которой подключен к R-входу первого D-триггера 8, вход D которого подключен к шине логической единицы, а прямой выход - к D-входу второго D-триггера 9, инверсный выход которого подключен к R-входу RS-триггера 10, выход которого подключен к индикатору 12, а S-вход подключен к шине установки, при этом шина тактовой частоты подключена через логический элемент НЕ 11 к С-входам первого и второго D-триггеров 8 и 9.

Распределитель импульсов работает следующим образом.

Под действием положительных перепадов тактовой частоты Fт, поданных на тактовый вход сдвигового регистра 1, на выходах дешифратора 2 формируются N распределенных импульсов (Вых. 1Вых. N на Фиг.2). На первой логической схеме ИЛИ 3 собираются все нечетные распределенные импульсы, а на второй логической схеме ИЛИ 4 собираются все четные распределенные импульсы. Соответственно на выходах первой дифференцирующей схемы 5 и второй дифференцирующей схемы 6 появятся продифференцированные положительные фронты нечетных и четных распределенных импульсов. Они собираются и инвертируются на логической схеме ИЛИ-НЕ 7 и поступают на R-вход первого D-триггера 8, сбрасывая его. Далее положительным фронтом проинвертированным на логическом элементе НЕ 11 тактовой частоты Fт производится сдвиг содержимого первого D-триггера 8 во второй D-триггер 9. При наличии всех распределенных импульсов перед поступлением положительного сдвигающего фронта первый D-триггер 8 всегда сбрасывается, поэтому второй D-триггер 9 остается в нулевом состоянии и RS-триггер 10, устанавливаемый в состоянии исправности по входу «Установка» в этом состоянии и остается. При отсутствии одного или нескольких распределенных импульсов (на Фиг.2 показано пунктиром отсутствие одного 4-го импульса) первый D-триггер 8 не сбрасывается в ноль и второй D-триггер 9 переходит в единичное состояние, сбрасывая низким уровнем со своего инверсного выхода RS-триггер 10 в состояние неисправности, включая индикатор 12. Это же будет происходить и при «залипании» любого импульса в единичном состоянии, так как на входах дифференцирующих схем 5 или 6 установится постоянный единичный уровень, а импульсы на их выходах могут формироваться только при положительных перепадах сигналов на входах.

Таким образом, обеспечивается контроль функционирования распределителя импульсов как при отсутствии одного или нескольких распределенных импульсов, так и при «залипании» любого распределенного импульса в единичном состоянии.

Распределитель импульсов, содержащий сдвиговый регистр и дешифратор, при этом N пар прямых и инверсных выходов сдвигового регистра являются входами дешифратора, а его N выходов являются выходами устройства, N-й инверсный выход сдвигового регистра подключен к его входу последовательного кода, а вход тактовой частоты подключен к шине тактовой частоты, отличающийся тем, что введены первая и вторая логические схемы ИЛИ, первая и вторая дифференцирующие схемы, логическая схема ИЛИ-НЕ, логический элемент НЕ, первый и второй D-триггеры, RS-триггер и индикатор, причем 1N-1 нечетные выходы дешифратора являются входами первой логической схемы ИЛИ, 2N четные выходы дешифратора являются входами второй логической схемы ИЛИ, выход первой логической схемы ИЛИ через первую дифференцирующую схему подключен к первому входу логической схемы ИЛИ-НЕ, выход второй логической схемы ИЛИ через вторую дифференцирующую схему подключен ко второму входу логической схемы ИЛИ-НЕ, выход которой подключен к R-входу первого D-триггера, вход D которого подключен к шине логической единицы, а прямой выход - к D-входу второго D-триггера, инверсный выход которого подключен к R-входу RS-триггера, выход которого подключен к индикатору, а S-вход подключен к шине установки, при этом шина тактовой частоты подключена через логический элемент НЕ к С-входам первого и второго D-триггеров.