Информационный триггер с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний

Полезная модель относится к интегральным микросхемам устройств автоматики и вычислительной техники на комплементарных МОП-транзисторах, для которых предусмотрена конфигурационная, программная или параметрическая перенастройка, выполняемая посредством электрических воздействий и сохраняемая при отключении электропитания. Ее технический результат, заключающийся в реализации возможности многократного электрического перепрограммирования начальных состояний информационного триггера, устанавливаемых при подключении напряжения питания, и произвольных переключений состояний в процессе работы, достигается выполнением первого и третьего ключевых n-МОП-транзисторов 5 и 7 с плавающими затворами и соединением их управляющих затворов соответственно с затворами первого и третьего ключевых р-МОП-транзисторов 1, 3 и с инверсными входами и записи нулевого и единичного состояний. Это позволяет информационному триггеру принимать запрограммированное начальное состояния при подключении напряжения питания, быть произвольно переключенным в другие состояния в процессе работы или постоянно сохранять начальное состояние. На схеме устройства обозначены с первого по четвертый р-канальные ключевые МОП-транзисторы 1-4, шина напряжения питания +U_П, с первого по четвертый n-канальные ключевые МОП-транзисторы 5-8 и прямой и инверсный информационные выходы Q и . 1 п. ф-лы, 1 илл.

Информационный триггер с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний

Полезная модель относится к интегральным микросхемам устройств автоматики и вычислительной техники на комплементарных МОП-транзисторах, для которых предусмотрена конфигурационная, программная или параметрическая перенастройка, выполняемая посредством электрических воздействий и сохраняемая при отключении электропитания.

Известно выполнение информационного триггера, описанное в патенте США 5912937, МКИ G11C 19/00, опубликованном 15 июня 1999 г., исходное состояние которого задают при помощи цепей установки логического нуля и логической единицы, содержащих n-МОП-транзисторы с плавающими затворами, на которые во время настройки заносят определенные заряды. В начале работы триггера на него подают специальные сигналы управления цепями установки. В этом состоит недостаток устройства, так как в его работе необходим стартовый период, что задерживает и усложняет процесс включения, особенно при восстановлении после сбоев.

Этот недостаток устранен в устройстве, описанном в патенте США 7697319, МКИ G11C 11/00, опубликованном 13 апреля 2010 г. Устройство содержит с первого по четвертый р-канальные ключевые МОП-транзисторы, истоки которых соединены с шиной напряжения питания, и с первого по четвертый n-канальные ключевые МОП-транзисторы. Стоки первого и второго ключевых р-МОП-транзисторов соединены со стоком первого ключевого n-МОП-транзистора, с затворами четвертых ключевых n- и р-МОП-транзисторов и являются инверсным информационным выходом. Стоки третьего и четвертого ключевых р-МОП-транзисторов соединены со стоком третьего ключевого n-МОП-транзистора, с затворами вторых ключевых n- и р-МОП-транзисторов и являются прямым информационным выходом. Истоки первого и третьего ключевых n-МОП-транзисторов соответственно подключены к стокам второго и четвертого n-МОП-транзисторов, истоки которых соединены с шиной нулевого потенциала, затворы первых и третьих ключевых n-и р-МОП-транзисторов соединены и являются инверсным входом установки уровней логической единицы на информационных выходах.

Первые и вторые ключевые n- и р-МОП-транзисторы составляют первый логический элемент 2И-НЕ, а третьи и четвертые - второй. Выходы первого и второго элементов 2И-НЕ соответствуют инверсному и прямому информационным выходам устройства, а их перекрестные соединения с затворами четвертых и вторых ключевых n- и р-МОП-транзисторов связывают элементы 2И-НЕ в триггерную схему.

При подключении напряжения питания триггер принимает логическое состояние, определяемое соотношением проводимостей открытых каналов ключевых n-МОП-транзистров в первом и втором элементах 2И-НЕ. В данном устройстве это соотношение устанавливается при формирования физической структуры n-МОП-транзисторов или в результате каких-либо физических воздействий на транзисторные структуры, что в обоих случаях возможно только во время производства.

Это является недостатком данного устройства. Кроме того, его логические состояния нельзя менять в процессе работы.

Технический результат полезной модели заключается в реализации возможности многократного электрического перепрограммирования начальных состояний информационного триггера, устанавливаемых при подключении напряжения питания, и произвольных переключений состояний в процессе работы.

Технический результат достигается тем, что в информационном триггере с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний, содержащем с первого по четвертый р-канальные ключевые МОП-транзисторы, истоки которых соединены с шиной напряжения питания, и с первого по четвертый n-канальные ключевые МОП-транзисторы, стоки первого и второго ключевых р-МОП-транзисторов соединены со стоком первого ключевого n-МОП-транзистора, с затворами четвертых ключевых n- и р-МОП-транзисторов и являются инверсным информа-ционным выходом, стоки третьего и четвертого ключевых р-МОП-транзисторов соединены со стоком третьего ключевого n-МОП-транзистора, с затворами вторых ключевых n- и р-МОП-транзисторов и являются прямым информационным выходом, истоки первого и третьего ключевых n-МОП-транзис-торов соответственно подключены к стокам второго и четвертого n-МОП-транзисторов, истоки которых соединены с шиной нулевого потенциала, первый и третий ключевые n-МОП-транзисторы имеют плавающие затворы, а их управляющие затворы соответственно соединены с затворами первого и третьего ключевых р-МОП-транзисторов и являются инверсными входами записи нулевого и единичного состояний.

Указанное выполнение информационного триггера с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний позволяет производить установку начальных состояний в процессе включения напряжения питания и произвольно переключать их в процессе работы устройства.

Отличительными признаками полезной модели являются наличие плавающих затворов у первого и третьего ключевых n-канальных МОП-транзисторов и выполнение связей.

Полезная модель поясняется чертежом Фиг. 1, на котором изображена электрическая схема устройства.

Информационный триггер с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний, содержит с первого по четвертый р-канальные ключевые МОП-транзисторы 1-4, истоки которых соединены с шиной напряжения питания +U _П, и с первого по четвертый n-канальные ключевые МОП-транзисторы 5 -8. Стоки первого и второго ключевых р-МОП-транзисторов 1 и 2 соединены со стоком первого ключевого n-МОП-транзистора 5, с затворами четвертых ключевых n- и р-МОП-транзисторов 4, 8 и являются инверсным информационным выходом . Стоки третьего и четвертого ключевых р-МОП-транзисторов 3 и 4 соединены со стоком третьего ключевого n-МОП-транзистора 7, с затворами вторых ключевых n- и р-МОП-транзисторов 2, 6 и являются прямым информационным выходом Q. Истоки первого и третьего ключевых n-МОП-транзисторов 5 и 7 соответственно подключены к стокам второго и четвертого n-МОП-транзисторов 6 и 8, истоки которых соединены с шиной нулевого потенциала. Первый и третий ключевые n-МОП-транзисторы 5 и 7 имеют плавающие затворы, а их управляющие затворы соответственно соединены с затворами первого и третьего ключевых р-МОП-транзисторов 1, 3 и являются инверсными входами и записи нулевого и единичного состояний.

Устройство работает следующим образом.

Первые и вторые ключевые n- и р-МОП-транзисторы 1, 5 и 2, 6 составляют первый логический элемент 2И-НЕ, выходом которого является инверсный информационный выход устройства, а первый вход - инверсным входом записи нулевого состояния. Третьи и четвертые ключевые n- и р-МОП-транзисторы 3, 7 и 4, 8 составляют второй логический элемент 2И-НЕ, выходом которого является прямой информационный выход Q устройства, а первый вход - инверсным входом записи единичного состояния. Вторые входы элементов 2И-НЕ перекрестно соединены с выходами элементов, объединяя их в триггерную схему.

Триггер сохраняет свое логическое состояние в условиях, когда на его инверсные входы и записи единичного и нулевого состояний поступает высокий логический уровень.

Для переключения триггера в состояние логического нуля, в котором на его прямом и инверсном информационных выходах Q и устанавливаются соответственно низкий и высокий уровни напряжения, сигнал на инверсном входе записи нулевого состояния снижается до низкого логического уровня. При этом у первого ключевого р-МОП-транзистора 1 открывается канал, а у первого ключевого n-МОП-тран-зистора 5 канал закрывается. В результате напряжение узла стоков МОП-транзисторов 1, 2 и 5 повышается и, поступая на затворы четвертых n- и р-МОП-транзисторов 4 и 8 соответственно закрывает и открывает их каналы. Наличие открытого канала у третьего ключевого n-МОП-транзистора 7 и его отсутствие у третьего ключевого р-МОП-транзистора 3 создает условие для формирования низкого логического уровня на прямом информационном выходе Q. С возвращением высокого логического уровня на входе , n-МОП-транзистор 5 открывается, а р-МОП-транзистор 1 закрывается, однако напряжение на выходе остается высоким, благодаря открытому каналу р-МОП-транзистора 2 и закрытому каналу n-МОП-транзистора 6.

Состояние логической единицы устройство принимает в условиях, когда на инверсном входе записи единичного состояния устанавливается низкий логический уровень, а на инверсном входе записи нулевого состояния логический уровень остается высоким. Второй логический элемент 2И-НЕ на МОП-транзисторах 3, 4 и 7, 8, формирующий сигнал на прямом информационном выходе Q, переключается в состояние логической единицы, которая вместе с логической единицей на входе устанавливают первый логический элемент 2И-НЕ на МОП-транзисторах 1, 2 и 5, 6 в состояние логического нуля, не позволяющее последующему переключению напряжения на входе вверх изменить состояния второго логического элемента 2И-НЕ на МОП-транзисторах 3, 4 и 7, 8 и устройства в целом.

При подключении напряжения питания триггер принимает логическое состояние, определяемое соотношением пороговых напряжений первого и третьего ключевых n-МОП-транзисторов 5 и 7, которое устанавливается посредством накопления и удаления положительных зарядов на плавающих затворах этих транзисторов.

Накопление положительного заряда на плавающем затворе n-МОП-транзистора 5 происходит в результате подачи нулевого потенциала на его управляющий затвор через вход и высокого положительного напряжения питания +U_П на его сток через открытый канал р-МОП-транзистора 1. Это напряжение делится конденсаторами на диэлектриках, изолирующих сток, плавающий затвор и управляющий затвор, причем его часть, приложенная между стоком n-МОП-транзистора 5 и его плавающим затвором, обеспечивает туннельный ток положительного заряда со стока на плавающий затвор.

В это же время осуществляется удаление положительного заряда с плавающего затвора n-МОП-транзистора 7, для чего на его управляющем затворе через вход устанавливают высокое положительное напряжение. Сток n-МОП транзистора 7 при этом отключен от шины питания, так как р-МОП-транзисторы 3 и 4 закрыты высокими уровнями на входе и на стоках МОП-транзисторов 1, 2 и 5, а исток n-МОП-транзистора 7 через открытый канал n-МОП-транзистора 8 подключен к шине нулевого потенциала. Часть напряжения затвора n-МОП-транзистора 7, приходящаяся на диэлектрик между плавающим затвором и стоком n-МОП-транзистора 7, вызывает обратный туннельный ток положительного заряда с плавающего затвора в сток n-МОП-транзистора 7 и через его открытый канал и канал n-МОП-транзистора 8 - в шину нулевого потенциала.

Наличие положительного заряда на плавающем затворе n-МОП-транзистора 5 снижает его пороговое напряжение относительно порогового напряжения n-МОП-транзистора 7, не имеющего заряда на плавающем затворе. При повышении напряжения питания +U _П во время включения устройства проводимость канала n-МОП-транзистора 5 возрастает быстрее, чем у n-МОП-транзистора 7, вследствие чего напряжение на инверсном информационном выходе в какой-то момент становится ниже напряжения на прямом информационном выходе Q на столько, что триггер опрокидывается в состояние логической единицы.

Следовательно, для программирования единичного начального состояния устройства на его инверсный вход записи нулевого состояния подают нулевой потенциал, а на инверсный вход записи единичного состояния - напряжение питания +U _П, которое на время программирования повышают до уровня, обеспечивающего туннельные токи в n-МОП-транзисторах 5 и 7.

Для программирования нулевого начального состояния устройства нулевой потенциал подают на вход , а повышенное напряжение питания +U_П - на вход .

После выполнения программирования устройство может работать как обычный информационный R-S-триггер, если пороговое напряжение у первого и третьего ключевых n-МОП-транзисторов 5 и 7 в отсутствии положительного заряда на плавающем затворе будет ниже напряжения питания. В ином случае устройство будет постоянно сохранять свое начальное состояние, не реагируя на сигналы на входах и .

Таким образом, информационный триггер с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний, принимаемых устройством при подключении напряжения питания, может быть произвольно переключен в другие состояния в процессе работы или постоянно сохранять запрограммированное начальное состояние.

Информационный триггер с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний, содержащий с первого по четвертый р-канальные ключевые МОП-транзисторы, истоки которых соединены с шиной напряжения питания, и с первого по четвертый n-канальные ключевые МОП-транзисторы, стоки первого и второго ключевых р-МОП-транзисторов соединены со стоком первого ключевого n-МОП-транзистора, с затворами четвертых ключевых n- и р-МОП-транзисторов и являются инверсным информационным выходом, стоки третьего и четвертого ключевых р-МОП-транзисторов соединены со стоком третьего ключевого n-МОП-транзистора, с затворами вторых ключевых n- и р-МОП-транзисторов и являются прямым информационным выходом, истоки первого и третьего ключевых n-МОП-транзисторов соответственно подключены к стокам второго и четвертого n-МОП-транзисторов, истоки которых соединены с шиной нулевого потенциала, отличающийся тем, что первый и третий ключевые n-МОП-транзисторы имеют плавающие затворы, а их управляющие затворы соответственно соединены с затворами первого и третьего ключевых р-МОП-транзисторов и являются инверсными входами записи нулевого и единичного состояний.