Аналого-цифровой преобразователь

Полезная модель относится к измерительной технике и предназначена для использования в устройствах цифровой обработки сигналов радиосвязи. Сущность полезной модели заключается в том, что для расширения функциональных возможностей и повышения точности аналого-цифрового преобразования быстропротекающих процессов характеризуемых широком динамическим диапазоном, при использовании ограниченного числа разрядов, аналого-цифровой преобразователь, по сравнению с прототипом, дополнительно содержит схему выборки-хранения, блок определения знака и инвертирования отрицательных напряжений. 5 ил. 2 П. Ф-лы.

Область техники, к которой относится полезная модель

Полезная модель относится к измерительной технике и предназначена для использования в устройствах цифровой обработки сигналов радиосвязи.

Уровень техники

Известен аналого-цифровой преобразователь (АЦП), в котором для повышения точности на выходе АЦП подключают узлы суммирования, а на входе используют коммутируемые усилители, преобразование же выполняют за несколько этапов работы АЦП. (Агальцов А.А. и др. Прецизионный аналого-цифровой преобразователь с системой поправок. Техника средств связи. Научно-технический сборник. Сер.: Радиоизмерительная техника. Вып.3 (49). - М.: 1983, с.47-49.).

Недостатком устройства является его высокая степень сложности, так как для цифрового представления с требуемой точностью сигналов, изменяющихся в широком диапазоне, необходимо большое число разрядов.

Наиболее близким по технической сущности и достигаемому положительному эффекту и принятый авторами за прототип, является аналого-цифровой преобразователь, содержащий последовательно соединенные усилитель, первый управляемый коммутатор, логарифмический усилитель, аналого-цифровой преобразователь промежуточного кода, регистр памяти, сумматор, выход которого является выходом преобразователя, второй вход управляемого коммутатора объединен с входом усилителя и является сигнальным входом преобразователя и первым входом компаратора, последовательно соединенного с ключом и S-входом RS-триггера; второй вход компаратора подключен к источнику порогового напряжения; R-вход RS-триггера соединен с входом запуска преобразователя

и входом распределителя, второй выход которого соединен со вторым входом аналого-цифрового преобразователя промежуточного кода, третий выход - с управляющим входом ключа, первый выход - с управляющим входом регистра памяти; блок памяти, через второй управляемый коммутатор, подключен ко вторым входам сумматора. (Патент РФ, №2114501 от 19.02.96 г.).

Недостатком устройства является невозможность осуществления аналого-цифрового преобразования двухполярных сигналов и сигналов отрицательной полярности, а так же низкая точность аналого-цифрового преобразования быстропротекающих процессов.

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к расширению функциональных возможностей и повышению точности аналого-цифрового преобразования быстропротекающих процессов.

Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, как это имеет место в прототипе, но так же однополярных отрицательных и двухполярных сигналов.

Технический результат достигается тем, что в известный аналого-цифровой преобразователь, содержащий последовательно соединенные усилитель, первый управляемый коммутатор, логарифмический усилитель, аналого-цифровой преобразователь промежуточного кода, регистр памяти, сумматор, выход которого является группой из (m-1) (разрядов кода модуля преобразованного сигнала) выходов устройства; второй вход первого управляемого коммутатора объединен с входом усилителя и первым входом компаратора, последовательно соединенного с ключом и S входом RS-триггера; второй вход компаратора подключен к источнику порогового напряжения U_П; R-вход RS-триггера соединен с входом управления (запуска)

аналого-цифрового преобразователя и входом распределителя, первый выход которого соединен с управляющим входом ключа, второй выход - со вторым входом аналого-цифрового преобразователя промежуточного кода, третий выход - с управляющим входом регистра памяти; блок памяти последовательно соединен со вторым управляемым коммутатором, который подключен ко вторым входам сумматора, управляющий вход второго управляемого коммутатора подключен к управляющему входу первого управляемого коммутатора и выходу RS-триггера; введены схема выборки-хранения напряжения, блок определения знака и инвертирования отрицательных напряжений, причем вход схемы выборки-хранения является аналоговым (сигнальным) входом устройства, а вход управления - входом управления (запуска) устройства, подключенным к входу распределителя и входу R RS-триггера; выход схемы выборки-хранения подключен ко входу блока определения знака и инвертирования отрицательных напряжений, первый выход которого является m-ным выходом (знаковым разрядом выходной кодограммы) устройства, а второй выход подключен к параллельно соединенным входу усилителя, второму входу первого управляемого коммутатора и первому входу компаратора.

Блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор напряжения, инвертор; вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора напряжения, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и первому выходу блока определения знака и инвертирования отрицательных напряжений; выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого, вместе с выходом второго аналогового ключа образуют второй выход блока определения знака и инвертирования отрицательных напряжений.

Распределитель содержит последовательно соединенные одновибратор, дифференцирующую цепь, инвертор и цепь задержки; выход одновибратора подключен к первому выходу распределителя, выход инвертора подключен ко второму выходу распределителя, выход цепи задержки является третьим выходом распределителя.

Краткое описание чертежей

На фиг.1 приведена структурная схема устройства.

На фиг.2 приведена структурная схема блока определения знака и инвертирования отрицательных напряжений.

На фиг.3 приведена структурная схема распределителя.

На фиг.4 приведены временные диаграммы, поясняющие работу устройства.

На фиг.5 приведена характеристика аналого-цифрового преобразователя промежуточного кода.

Осуществление полезной модели

Аналого-цифрового преобразователь содержит схему выборки-хранения (СВХ) 1, первый вход которой соединен с аналоговым (сигнальным) входом устройства, а второй вход (управления) СВХ 1 соединен с входом управления (запуска) устройства, подключенным к входу распределителя 2 и входу R RS-триггера 3; выход СВХ 1 подключен ко входу блока определения знака и инвертирования отрицательных напряжений (БОЗ И ИОН) 4, первый выход которого является m-ным выходом (знаковым разрядом выходной кодограммы) устройства, а второй выход подключен к параллельно соединенным входу усилителя 5, второму входу первого управляемого коммутатора (УК) 6 и первому входу компаратора 7, последовательно соединенного с ключом 8 и S входом RS-триггера 3; второй вход компаратора 7 подключен к источнику порогового напряжения U _П; первый выход распределителя 2 соединен с управляющим входом ключа 8, второй

выход - со вторым входом аналого-цифрового преобразователя промежуточного кода (АЦППК) 9, который подключен к выходу первого управляемого коммутатора (УК) 6 через логарифмический усилитель (ЛУ) 10, третий выход - с управляющим входом регистра памяти (РП) 11, входы которого соединены с соотвествующими выходами АЦППК 9; регистр памяти 11 последовательно соединен с первым входом сумматора 12, выход которого является группой из (m-1) (разрядов кода модуля преобразованного сигнала) выходов устройства; блок памяти (БП) 13 последовательно соединен со вторым управляемым коммутатором (УК) 14, который подключен ко вторым входам сумматора 12, а управляющий вход второго УК 14 подключен к управляющему входу первого УК 6 и выходу RS-триггера 3.

Вход блока определения знака и инвертирования отрицательных напряжений 4 соединен с входами второго аналогового ключа (АК) 15, инвертирующего усилителя постоянного тока (ИУПТ) 16 и неинвертирующим входом компаратора напряжения (КН) 17, выход последнего подключен к входу инвертора 18, входу управления второго аналогового ключа 15 и первому выходу БОЗ И ИОН 4; выход ИУПТ 16 соединен со входом первого аналогового ключа (АК) 19, выход которого, вместе с выходом второго АК 15 образуют второй выход БОЗ И ИОН 4.

Вход распределителя 2 соединен с входом одновибратора 20, последовательно соединенного с дифференцирующей цепью 21, инвертором 22 и цепью задержки (ЦЗ) 23; выход одновибратора 20 подключен к первому выходу распределителя 2, выход инвертора 22 подключен ко второму выходу распределителя, выход цепи задержки 23 является третьим выходом распределителя 2.

СВХ 1 предназначена для выборки уровня напряжения входного сигнала по поступлению импульса «Запуск» на вход управления, и хранения уровня выбранного отсчета в течении времени преобразования.

БОЗ И ИОН 4 призван определить знак (полярность) уровня напряжения

входного сигнала, и ретранслировать сигнал далее с единичным коэффициентом передачи в случае его положительной полярности, а в случае отрицательной полярности, дополнительно подвергнуть транслируемый сигнал инверсии.

БОЗ И ИОН 4 работает следующим образом.

КН 17, в зависимости от полярности входного сигнала, формирует положительный или отрицательный порог, играющий роль знакового разряда (логической единицы или нуля, поступающих на первый выход БОЗ И ИОН 4, и поступающих в последствии на первый выход (выход знакового разряда) устройства, а так же управляющего воздействия, поступающего на АК 19 через инвертор 18 и АК 15 непосредственно, то есть состояния АК 19 и АК 15 взаимообратны.

В случае поступления на вход БОЗ И ИОН 4 сигнала положительной полярности:

- КН 17 формирует положительный потенциал;

- на первый выход БОЗ И ИОН 4 поступает сигнал с уровнем логической единицы;

- АК 15 переводится в открытое состояние, АК 19 - закрытое;

- входной сигнал транслируется на второй выход БОЗ И ИОН 4.

В случае поступления на вход БОЗ И ИОН 4 сигнала отрицательной полярности:

- КН 17 формирует отрицательный потенциал;

- на первый выход БОЗ И ИОН 4 поступает сигнал с уровнем логического нуля;

- АК 15 переводится в закрытое состояние, АК 19 - открытое;

- входной сигнал, инвертированный ИУПТ 16 транслируется на второй выход БОЗ И ИОН 4.

Таким образом, БОЗ И ИОН 4 фактически формирует знак и модуль транслируемого сигнала.

Распределитель 2 работает следующим образом.

Имульс запуска, в момент времени t₀ (фиг.4.б) поступающий на вход распределителя 2, приводит к срабатыванию одновибратора 20, на первом выходе распределителя 2 в течении интервала времени t₃÷t ₄ (фиг.4.в) будет присутствовать потенциал логической единицы. Задержка времени t₀÷t ₃ (фиг.4.в) обусловлена конечным временем срабатывания одновибратора 20. (Например, интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от напряжения «0» к напряжению «1» для ИМС К155АГ3 составляет порядка 30 нc. Интегральные микросхемы: Справочник / Б.В.Тарабрин, Л.Ф.Лунин, Ю.Н. Смирнов и др.; Под ред. Б.В.Тарабрина. - М.: Радио и связь, 1984 г., с.101, таблица 2.36).

Выходной сигнал одновибратора 20 подвергается дифференцированию ДЦ 21 (фиг.4.г). В результате инвертирования, в момент времени t ₄ (фиг.4.д), на втором выходе распределителя 2 формируется импульс. В момент времени t₅ (фиг.4.е) на третьем выходе распределителя 2 формируется импульс. Задержка времени t₄÷t₅ (фиг.4.е) вносится ЦЗ 23.

Усилитель 5 - линейный с коэффициентом усиления К.

В качестве УК 6 может быть использован аналоговый мультиплексор.

ЛУ 10 может быть построен на основе метода сложения входных напряжений нескольких включенных параллельно к общему входу усилительных каналов. (Хьюз Р.С. Логарифмические видеоусилители. - М.: Энергия, 1976, с.31-37, рис.16, с.32.).

АЦППК 9 характеризуется наличием двух входов: первый вход - сигнальный; второй вход - вход управления (разрешения на проведение аналого-цифрового преобразования).

РП 11 осуществляет запись и хранение параллельного кода, являющегося промежуточным кодом преобразуемого сигнала.

Ключ 8 может быть как аналоговым, так и логическим (схема И).

RS-триггер 3 является триггером с раздельными входами.

В качестве УК 14 может быть использована совокупность n двухвходовых схем И, на первые входы которых подается n-разрядное

кодовое слово от БП 13, а вторые входы играют роль входа управления УК 14, подключенного к выходу RS-триггера 3. Если на управляющем входе УК 14 высокий потенциал, то на выходах УК 14 устанавливается соответствующий разряд входного кодового слова с выхода БП 13. Низкий потенциал RS-триггера 3 приводит к устанавлению на выходах УК 14 низкого потенциала (логического нуля).

Устройство работает следующим образом.

На аналоговый вход устройства поступает измеряемый сигнал U _BX (фиг.4.а).

В некоторый момент времени t ₀ на вход управления АЦП поступает сигнал «Запуск» длительностью t₀÷t₁ (фиг.4.б).

Поступление импульса «Запуск» обеспечивает запоминание уровня входного сигнала U_BX СВХ 1. Одновременно с этим:

- RS-триггер 3 обнуляется, УК 14 запирается, на вторые входы сумматора 12 подается логический ноль;

распределитель 2 приступает к формированию импульса длительностью t ₃÷t₄ (фиг.4.в);

- БОЗ И ИОН 4 приступает к анализу уровня сигнала, запоминаемого СВХ 1. К моменту времени t₁ (фиг.4.б) СВХ 1 завершает процесс запоминания. В общем случае, интервал t ₀÷t₁ (фиг.4.б) исчисляется единицами нс. (В АЦП AD9059 апертурное время составляет 2,7 нс. (http://www.gaw.ru/pdf/AD/adc/ad9059.pdf), время выборки встроенной схемы выборки-хранения составляет 1 нс. (www.compitech.rn/html.cgi/arhiv/00_01/stat_34. htm)).

К моменту времени t₂ (фиг.4.б) напряжение на первом (сигнал знака полярности отсчета входного сигнала) и втором (напряжение модуля уровня входного сигнала) выходах БОЗ И ИОН 4 стабилизируется. В общем случае, интервал t ₁÷t₂ (фиг.4.б) исчисляется долями нс. Он определяется прежде всего задержкой, создаваемой ИУПТ 16 (причем, именно временем дополнительного нарастания переходной характеристики ИУПТ 16 с

момента t₁ до момента t₂), (например, сверхскоростной усилитель AD8009 характеризуется скоростью нарастания выходного сигнала 5500 В/мкс, THS3001 - 6500 В/мкс. (Г.Волович. Широкополосные интегральные усилители. htttp//www.PLATAN.m/shem/pdf/str27-1sx.pdf)), так как быстродействие современных компараторов сравнимо с быстродействием СВХ и к моменту времени t₂ АК 15 и 19 уже находятся в заданном состоянии. Иначе говоря, задержка, вносимая БОЗ И ИОН 4 пренебрежимо мала, и не оказывает влияния на алгоритм работы устройства.

В момент времени t₃ (фиг.4.в) на первом выходе распределителя 2 формируется напряжение, которое воздействует на управляющий вход ключа 8, в результате чего ключ 8 замыкается. В течение интервала времени t ₃÷t₄ (фиг.4.в) к S-входу RS-триггера 3 подключен выход компаратора 7, с помощью которого происходит определение того, в каком из поддиапазонов находится величина модуля уровня входного сигнала.

Аналоговый сигнал поступает на первый вход компаратора 7 и сравнивается в нем с пороговым напряжением U_П, поступающим на второй вход компаратора 7. Если напряжение модуля уровня входного сигнала меньше порогового напряжения U_П, компаратор 7 не срабатывает, это означает, что величина аналогового сигнала лежит в нижнем поддиапазоне. При этом RS-триггер 3 остается в исходном положении, когда напряжение на его выходе обеспечивает управление УК 6 и УК 14 таким образом, что УК 6 находится в положении, при котором к входу ЛУ 10 проходит сигнал с выхода усилителя 5, а УК 14 - в положении, когда на его выходе присутствует нулевой код (выход БП 13 отключен).

В момент времени t ₄ (фиг.4.д) на втором выходе распределителя 2 формируется импульс, поступающий на второй вход АЦППК 9 - вход пуска. Таким образом, пуск АЦППК 9 осуществляется с задержкой по отношению к входному импульсу "Запуск". Время задержки задается длительностью импульса и определяется суммарным временем, необходимым для срабатывания компаратора 7, RS-триггера 3 и УК 6.

С момента времени t₄, АЦППК 9 приступает к преобразованию аналогового сигнала, поступающего на его первый вход. Код, полученный в результате преобразования, с выхода АЦППК 9 поступает на информационный вход РП 11. Тактовый импульс для РП 11 формируется на третьем выходе распределителя 2 с задержкой по отношению к импульсу пуска АЦППК 9 на время , определяемое временем, затрачиваемым на процесс преобразования в АЦППК 9. Кодовое число, полученное в результате преобразования, с выхода РП 11 подается на первый вход сумматора 12.

В рассмотренном выше случае преобразования аналогового сигнала, величина которого принадлежала первому поддиапазону, в сумматоре 12 к промежуточному коду, сформированному в АЦППК 9, добавляется нулевой код, то есть результат преобразования не изменяется.

Если величина модуля уровня входного аналогового сигнала при сравнении с пороговым напряжением компаратора 7 оказывается больше установленного порога U_П, то компаратор 7 срабатывает. Напряжение на его выходе проходит через замкнутый ключ 8 к S-входу RS-триггера 3, в результате чего RS-триггер 3 перебрасывается из исходного положения в рабочее, когда на его выходе формируется логическая 1. Напряжение на выходе RS-триггера 3 воздействует на УК 6 и УК 14 таким образом, что УК 6 переводится в положение, при котором к входу ЛУ 10 подключается модуль уровня входного сигнала, минуя усилитель 5, а УК 14 переводится в положение, при котором выход БП 13 подключается к второму входу сумматора 12. В БП 13 хранится записанное заранее кодовое число Y _доб, которое поступает на второй вход сумматора 12 через УК 14. В этом случае к промежуточному кодовому числу, полученному в результате преобразования в АЦППК 9, будет добавлено дополнительное кодовое число Y_доб для коррекции окончательного результата преобразования на выходе устройства.

На фиг.5 показана характеристика предлагаемого АЦП. По оси абсцисс отложены значения входного аналогового сигнала U_вх , по оси ординат -

выходные сигналы Y в виде цифровых кодов.

Если модуль уровня напряжения на аналоговом (сигнальном) входе АЦП U_вх меньше напряжения срабатывания компаратора 7, то значение кода модуля результата на выходе АЦП подчиняется соотношению

где а - основание логарифмической характеристики ЛУ 10,

К - коэффициент усиления усилителя 5.

Как только аналоговое напряжение на аналоговом (сигнальном) входе АЦП U_вх2 становится больше напряжения порога U_П компаратора 7, результат преобразования описывается соотношением:

где

Значение входного напряжения, равное U ₂ (фиг.5), соответствует входному аналоговому сигналу, в результате преобразования которого на выходе АЦП вырабатывается цифровой код, равный коду модуля наибольшего числа, которое может быть сформировано выбранным АЦППК 9. Преобразование входных сигналов, превышающих значение U₂, происходит уже без участия в работе усилителя 5 с добавлением к цифровому промежуточному коду на выходе АЦППК 9 числа Y_доб, чтобы скомпенсировать в окончательном результате отсутствие усиления в усилителе 5. Напряжение срабатывания компаратора 7 U _П желательно выбирать как можно ближе к значению U ₂, чтобы полнее реализовать динамический диапазон АЦППК 9. Диапазон входных напряжений, при котором предлагаемый АЦП работает с участием усилителя 5, простирается от U ₁ до U₂ (фиг.5), где U ₁ - напряжение начала работы преобразователя. Диапазон входных напряжений, при которых АЦП работает без участия усилителя 5, размещается от U₁', до U ₂', причем U₁'=U ₂-U_к, где U_к -область нестабильности срабатывания компаратора 7. Как видно из графика на фиг.5, напряжение срабатывания U_П компаратора 7 задается соотношением

а коэффициент усиления К усилителя 5 может быть определен из равенства:

Учитывая равенство (3), получаем K=U ₁'.

Итак, процесс преобразования напряжения, поступающего со второго выхода БОЗ И ИОН 4 в код в момент времени t₅ (фиг.4.е) закончится.

На выход устройства поступит результат преобразования:

- с первого выхода БОЗ И ИОН 4 - код знака полярности входного аналогового сигнала;

- с выходов сумматора 12 - код уровня модуля напряжения входного сигнала.

Иными словами, в момент t ₅ (фиг.4.е) на выходе устройства формируется m-разрядный код. Старший разряд которого несет информацию о полярности входного сигнала, остальные (m-1) разрядов являются кодом уровня модуля напряжения входного сигнала.

Введение СВХ 1 и БОЗ И ИОН 4 обеспечило расширение функциональных возможностей и повышение точности устройства.

Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, как в прототипе, но так же однополярных отрицательных и двухполярных сигналов.

Введение в состав устройства БОЗ И ИОН 4, в случае аналого-цифровой обработки двухполярных сигналов, ввиду возможности пересчета динамического диапазона входных сигналов и шага квантования АЦППК 9 (увеличению их в два раза), с учетом:

а) сохранения сложности устройства (разрядности АЦППК 9, РП 11, сумматора 12) приводит к существенному увеличению точности аналого-цифрового преобразования входных сигналов в связи с фактическим относительным уменьшением шага квантования АЦППК 9 в два раза;

б) сохранения заданной точности аналого-цифрового преобразования

входных сигналов, приводит:

1) к упрощению устройства в связи с возможностью уменьшения разрядности АЦППК 9, РП 11 и сумматора 12 на 1 разряд;

2) к повышению быстродействия устройства в связи с возможностью уменьшения разрядности АЦППК 9 на 1 разряд, так как это соответствует уменьшению длительности интервала времени .

В любом случае, введение в состав устройства БОЗ И ИОН 4, при аналого-цифровой обработке двухполярных сигналов, приводит к увеличению разрядности АЦП на один разряд (старший разряд кода, несущий информацию о полярности входного сигнала, формирует БОЗ И ИОН 4).

Благодаря введению в состав устройства СВХ 1, удалось избежать изменения уровня напряжения входного сигнала в ходе преобразования быстропротекающих процессов, а значит удалось достичь повышения точности аналого-цифрового преобразования быстропротекающих процессов.

То есть имеет место как расширение функциональных возможностей, так и повышение точности устройства.

1. Аналого-цифровой преобразователь, содержащий последовательно соединенные усилитель, первый управляемый коммутатор, логарифмический усилитель, аналого-цифровой преобразователь промежуточного кода, регистр памяти, сумматор, выход которого является группой из (m-1) (разрядов кода модуля преобразованного сигнала) выходов устройства, второй вход управляемого коммутатора объединен с входом усилителя и первым входом компаратора, последовательно соединенного с ключом и S-входом RS-триггера, второй вход компаратора подключен к источнику порогового напряжения U _П, R-вход RS-триггера соединен с входом запуска преобразователя и входом распределителя, первый выход которого соединен с управляющим входом ключа, второй выход - со вторым входом аналого-цифрового преобразователя промежуточного кода, третий выход - с управляющим входом регистра памяти, блок памяти через второй управляемый коммутатор подключен ко вторым входам сумматора, управляющий вход второго управляемого коммутатора подключен к управляющему входу первого управляемого коммутатора и выходу RS-триггера, отличающийся тем, что в устройство введены схема выборки-хранения напряжения, блок определения знака и инвертирования отрицательных напряжений, причем вход схемы выборки-хранения является аналоговым (сигнальным) входом устройства, а вход управления - входом управления (запуска) устройства, подключенным к входу распределителя и входу R RS-триггера, выход схемы выборки-хранения подключен ко входу блока определения знака и инвертирования отрицательных напряжений, первый выход которого является m-ным выходом (знаковым разрядом выходной кодограммы) устройства, а второй выход подключен к параллельно соединенным входу усилителя, второму входу первого управляемого коммутатора и первому входу компаратора.

2. Аналого-цифровой преобразователь по п.1, отличающийся тем, что блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор напряжения, инвертор, вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора напряжения, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и первому выходу блока определения знака и инвертирования отрицательных напряжений, выход усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого вместе с выходом второго аналогового ключа образуют второй выход блока определения знака и инвертирования отрицательных напряжений.