Устройство поиска сигнала в многоканальной системе

Полезная модель относится к области релейной защиты и автоматики и может быть применена в системах многоканального контроля и сигнализации для различных технологических процессов. Технический результат - повышение быстродействия поиска сигнала тревоги в системе многоканального контроля за счет совмещения (в рамках первого этапа) процедур предварительного контроля состояния каналов с их ранжировкой в порядке убывания числа логических «единиц» в заполненных реверсивных регистрах, соответствующих уровням сигналов в каналах. Имеются кнопка «Пуск» (1), RS-триггер (2), генератор счетной частоты (3), первый счетчик импульсов (4), дешифратор (5), коммутатор (6), датчики (71,, 7n), формирователи сигналов «Отклонение вверх» и «Отклонение вниз» (8, 9), три элемента И (10, 11, 23), два генератора импульсов (12, 18), блок реверсивных регистров (13), элемент ИЛИ (14), два формирователя единичного импульса (15, 17), блок установки в исходное состояние (16), регистр сдвига (19), два блока элементов И (20, 25), шифратор (21), блок памяти (22), блок индикации (24). В устройство введены третий блок элементов И (26) - для сравнения уровня сигнала анализируемого канала с максимальных из уровней сигналов ранее проконтролированных каналов; блок триггеров (27) - для записи числа логических «единиц», соответствующих максимальному из уровней сигналов среди проконтролированных к текущему времени каналов; второй элемент ИЛИ (28) - для выработки сигнала логической «единицы», если уровень сигнала анализируемого в текущее время канала больше максимального из уровней сигналов ранее проконтролированных каналов на первом этапе, 1 ил.

Полезная модель относится к области релейной защиты и автоматики и может быть применена в системах многоканального контроля и сигнализации для различных технологических процессов.

Известно устройство для сигнализации отклонений параметра при допусковом контроле, состоящее из датчиков, коммутатора, формирователей сигналов «Отклонение вверх» и «Отклонение вниз», генераторов импульсов, дешифраторов, счетчиков импульсов, элементов ИЛИ-НЕ, буферного каскада и элементов индикации (см. авторское свидетельство СССР 1357991, кл. G08В 23/00, опубл. 07.12.1987 в бюл. 45).

Недостатком указанного устройства является низкое быстродействие сигнализации при многоканальном контроле сигналов. Это обусловлено тем, что анализ каждого канала ведется до тех пор, пока не будет вынесено решение о наличии или отсутствии отклонений параметра сигнала от установленных допусков. Если такой сигнал находится в каналах с последними номерами, то он может быть обнаружен только после просмотра всех каналов, что требует значительных временных затрат и не всегда приемлемо в системах реального времени.

Наиболее близким по технической сущности к предлагаемому устройству является модель (устройство) сигнализации отклонений параметра при допусковом контроле, описанная в патенте РФ 68736, МПК G08 23/00 (опубликовано 27.11.2007, бюл. 33), принятая за прототип. Данное устройство содержит кнопку «Пуск», RS-триггер, генератор счетной частоты, счетчик импульсов, дешифратор, коммутатор, датчики по числу контролируемых каналов, формирователь сигнала «Отклонение вверх», формирователь сигнала «Отклонение вниз», три элемента И, два генератора импульсов, блок реверсивных регистров, элемент ИЛИ, два формирователя единичного импульса, блок установки в исходное состояние, регистр сдвига, два блока элементов И, шифратор, блок памяти и блок индикации.

Недостатком устройства является низкое быстродействие поиска сигнала тревоги вследствие наличия отдельного продолжительного периода опроса реверсивных регистров между первым и вторым этапами контроля каналов

Технический результат - повышение быстродействия поиска сигнала тревоги в системе многоканального контроля за счет совмещения (в рамках первого этапа) процедур предварительного контроля состояния каналов с их ранжировкой в порядке убывания числа логических «единиц» в заполненных реверсивных регистрах, соответствующих уровням сигналов в каналах. При этом отдельный период опроса состояния реверсивных регистров исключается.

Этот результат достигается тем, что в предложенное устройство введены дополнительно:

третий блок элементов И - для сравнения уровня сигнала анализируемого канала с максимальных из уровней сигналов ранее проконтролированных каналов на первом этапе;

блок триггеров - для записи числа логических «единиц», соответствующих максимальному из уровней сигналов среди проконтролированных к текущему времени каналов;

второй элемент ИЛИ - для выработки сигнала логической «единицы», если уровень сигнала анализируемого в текущее время канала больше максимального из уровней сигналов ранее проконтролированных каналов на первом этапе.

Предлагается устройство поиска сигнала в многоканальной системе, содержащее датчики, выходы которых соединены с соответствующими информационными входами коммутатора, управляющий вход которого соединен с выходом дешифратора, первый вход которого соединен с первым выходом первого счетчика импульсов, формирователь сигнала «Отклонение вверх» и формирователь сигнала «Отклонение вниз», объединенные входы которых подключены к выходу коммутатора, два генератора импульсов, RS-триггер, генератор счетной частоты, два формирователя единичных импульсов, регистр сдвига, первый элемент ИЛИ, три элемента И, блок реверсивных регистров, блок установки в исходное состояние, два блока элемента И, шифратор, блок памяти, блок индикации и кнопку «Пуск», подключенную к первому входу элемента ИЛИ и S входу RS-триггера, прямой выход которого соединен с первым входом генератора счетной частоты и управляющим входом первого счетчика импульсов, второй выход которого подключен к второму входу первого генератора импульсов и входам второго генератора импульсов и второго формирователя единичного импульса, выход которого подключен к информационному входу регистра сдвига, второй выход которого подключен к R входу RS-триггера, инверсный выход которого соединен с вторым входом элемента ИЛИ, первым входом третьего элемента И, управляющим входом второго блока элементов И и вторым входом генератора счетной частоты, выход которого подключен к информационному входу первого счетчика импульсов и второму входу третьего элемента И, выход которого соединен с управляющим входом блока памяти, выход которого подключен к второму входу дешифратора, выход которого подключен к первому управляющему входу блока реверсивных регистров, суммирующий информационный вход которого соединен с выходом первого элемента И, управляющий вход которого подключен к выходу формирователя сигнала «Отклонение вверх», вычитающий информационный вход блока реверсивных регистров соединен с выходом второго элемента И, управляющий вход которого подключен к выходу формирователя сигнала «Отклонение вниз», а информационные входы первого и второго элементов И соединены с выходом первого генератора импульсов, первый вход которого вместе с входом блока установки в исходное состояние подключены к выходу первого формирователя единичного импульса, вход которого соединен с выходом элемента ИЛИ, а выход блока установки в исходное состояние подключен к второму управляющему входу блока реверсивных регистров, выход которого подключен к первому входу блока индикации, второй вход которого соединен с выходом второго блока элементов И, информационный вход которого подключен к выходу блока памяти, вход которого соединен с выходом шифратора, вход которого подключен к выходу первого блока элементов И, управляющий вход которого соединен с первым выходом регистра сдвига, тактовый вход которого подключен к выходу второго генератора импульсов. При этом согласно полезной модели дополнительно введены третий блок элементов И, первый вход которого соединен с выходом блока реверсивных регистров, блок триггеров, выходы которого соединены с соответствующими вторыми входами третьего блока элементов И, второй элемент ИЛИ, входы которого совместно с информационными входами блока триггеров подключены к соответствующим выходам третьего блока элементов И, выход второго элемента ИЛИ подключен к информационному входу первого блока элементов И, а управляющий вход блока триггеров подключен к выходу блока установки в исходное состояние.

На фиг.1 представлена структурная электрическая схема устройства поиска сигнала в многоканальной системе.

Устройство содержит кнопку 1 «Пуск», RS-триггер 2, генератор 3 счетной частоты, первый счетчик 4 импульсов, дешифратор 5, коммутатор 6, датчики 7₁,, 7_n по числу контролируемых каналов, формирователь 8 сигнала «Отклонение вверх», формирователь 9 сигнала «Отклонение вниз», первый и второй элементы И 10 и 11, первый генератор 12 импульсов, блок 13 реверсивных регистров, первый элемент ИЛИ 14, первый формирователь 15 единичного импульса, блок 16 установки в исходное состояние, второй формирователь 17 единичного импульса, второй генератор 18 импульсов, регистр 19 сдвига, первый блок 20 элементов И, шифратор 21, блок 22 памяти, третий элемент И 23, блок 24 индикации, второй блок 25 элементов И, третий блок 26 элементов И, блок 27 триггеров, второй элемент ИЛИ 28.

Устройство работает следующим образом.

При нажатии кнопки 1 «Пуск» на S вход RS-триггера 2 подается напряжение и RS-триггер 2 переводится в состояние логической единицы. Напряжение с прямого выхода RS-триггера 2 подается на первый вход генератора 3 счетной частоты и управляющий вход первого счетчика 4 импульсов для обеспечения его функционирования. С выхода генератора 3 счетной частоты на информационный вход первого счетчика 4 поступают импульсы с периодом , намного меньшим времени, необходимого для окончательного вынесения решения о наличии сигнала тревоги в анализируемом канале.

Сигнал, соответствующий номеру поступающего импульса, с первого выхода первого счетчика 4 через дешифратор 5 подается на управляющий вход коммутатора 6 для поочередного подключения датчиков 7₁, , 7_n (по одному на каждый канал) к формирователям 8 и 9 соответственно сигналов «Отклонение вверх» и «Отклонение вниз». Измеренный одним из датчиков 7 сигнал с уровнем U_x сравнивается с напряжением верхнего порогового уровня U_в в формирователе 8 сигнала «Отклонение вверх» и с напряжением нижнего порогового уровня U_н в формирователе 9 сигнала «Отклонение вниз».

В случае, если U_х>U_в, то с выхода формирователя 8 сигнал открывает первый элемент И 10 для поступления импульсов с выхода первого генератора 12 импульсов на суммирующий информационный вход одного из регистров блока 13 реверсивных регистров; при U_х<U_н сигнал с выхода формирователя 9 открывает второй элемент И 11 для обеспечения прохождения тактовых импульсов с генератора 12 на вычитающий информационный вход одного из реверсивных регистров блока 13; если U_нU_хU_в, то на выходах формирователей 8 и 9 сигналы отсутствуют. При этом к выходу элементов И 10 или 11 подключается тот регистр блока 13 реверсивных регистров, номер которого соответствует номеру анализируемого канального датчика 7. Это обеспечивается за счет подачи разрешающего сигнала на управляющий вход соответствующего из регистров блока 13 с выхода дешифратора 5.

Исходное состояние реверсивных регистров блока 13 обеспечивается при нажатии кнопки 1 «Пуск» и подаче напряжения через элемент ИЛИ 14 на вход первого формирователя 15 единичного импульса. Импульс с выхода формирователя 15 поступает на вход блока 16 установки в исходное состояние, который обеспечивает запись в реверсивные регистры блока 13 определенного количества логических единиц, начиная с первых триггеров данных регистров, и установку регистров блока 27 в исходное состояние. Кроме того, импульс с формирователя 15, подаваемый на первый вход первого генератора 12 импульсов, обеспечивает его включение.

Если импульсы с генератора 12 поступают на суммирующий информационный вход (в случае U_х>U_в), то число логических единиц в соответствующем реверсивном регистре блока 13 увеличивается, если импульсы поступают на вычитающий информационный вход (при U_х<U_н), то число логических единиц в регистре блока 13 уменьшается, при соотношении U_нU_хU_в число логических единиц не изменяется (так как в этом случае оба элемента И 10 и 11 будут закрыты). Таким образом, к концу первого этапа контроля во всех реверсивных регистрах блока 13 будет записано количество логических единиц, пропорциональное уровням сигналов на выходе соответствующих канальных датчиков 7₁,, 7_n.

В процессе проведения первого этапа контроля каждого из каналов осуществляется последовательная их ранжировка в порядке уменьшения уровня сигналов (степени приближения контролируемого параметра к установленному допуску).

Сигналы логических "единиц", записанные в соответствующие регистры блока 13 (в соответствии с номером контролируемого канала) подаются на первый вход третьего блока 26 элементов И (в частности, на инверсные входы данных элементов внутри блока 26). Вторые входы третьего блока 6 элементов И соединены с выходами блока 27 триггеров.

Если уровень сигнала в анализируемом канале окажется выше уровней сигналов всех предыдущих (ранее рассмотренных) каналов, то есть число "единиц" с выхода соответствующего реверсивного регистра блока 13 окажется больше числа "единиц", записанных в блоке 27 триггеров, то откроется такое количество элементов И третьего блока 26, которое равно разности "единиц", записанных в блоке 27 триггеров и поступающих с выхода соответствующего регистра блока 13. Импульсы с выходов третьего блока 26 элементов И, поступая на входы сброса блока 27 триггеров, перебросят триггеры в нулевое состояние. Если уровень сигнала анализируемого канала не является самым высшим среди всех пересмотренных каналов, то элементы И третьего блока 26 не откроются.

На втором выходе счетчика формируется сигнал с некоторой задержкой (по сравнению с сигналом на первом выходе счетчика 4), соответствующей времени прохождения измеренного сигнала через блоки 7-11. Данный сигнал поступает на второй вход первого генератора 12 импульсов, а также на входы второго формирователя 17 единичного импульса и второго генератора 18 импульсов. Выходной импульс формирователя 17 поступает на информационный вход регистра 19 сдвига в виде логической единицы, которая при подаче на тактовые входы данного регистра импульсов с выхода генератора 18 продвигается по триггерам регистра 19.

Если уровень сигнала в анализируемом канале окажется выше, чем в просмотренных ранее каналах, то на управляющие входы элементов И первого блока 20 с выхода элемента ИЛИ 28, входы которого соединены с выходами элементов И третьего блока 26, поступит импульс. Так как информационный вход каждого из элементов И первого блока 20 соединен с соответствующими выходом регистра 19 сдвига, то с выхода одного из элементов И блока 20 (его номер соответствует номеру анализируемого канала) на шифратор 21 поступит импульс. Этот импульс преобразуется в двоичную кодовую комбинацию, содержащую информацию о номере канала (из числа просмотренных), в котором с наибольшей вероятностью присутствует сигнал тревоги; данная информация о номере канала записывается в блок 22 памяти.

С выхода шифратора 21 на вход блока 22 памяти вначале поступает и записывается в первую ячейку памяти информация о номере того датчика 7, который измерил сигнал с максимальным уровнем. Во вторую ячейку блока 22 памяти записывается номер датчика 7, измерившего сигнал с несколько меньшим уровнем сигнала, и т.д. Таким образом, первый этап контроля заканчивается ранжировкой номеров канальных датчиков 7 в блоке 22 памяти в зависимости от вероятности нахождения сигналов тревоги в контролируемых каналах.

Таким образом, к моменту окончания контроля n-го канала (рамках первого этапа) осуществлена ранжировка всех каналов без затрат дополнительного времени на их упорядочивание.

При прохождении единичного импульса через все триггеры регистра 19 сдвига на втором его выходе появляется сигнал, который поступает на R вход RS-триггера 2 и перебрасывает данный триггер в состояние логического нуля. Первый счетчик 4 импульсов, подключенный к прямому выходу RS-триггера 2, выключается. Кроме того, напряжение с инверсного выхода RS-триггера 2, подаваемое через элемент ИЛИ 14 на первый формирователь 15, обеспечивает формирование единичного импульса, включающего первый генератор 12 импульсов и устанавливающего с помощью блока 16 реверсивные регистры блока 13 в исходное состояние.

Напряжение с инверсного выхода RS-триггера 2 подается также на второй вход генератора 3 счетной частоты. С выхода генератора 3 через открытый элемент И 23 на управляющий вход блока 22 памяти поступают импульсы, период следования Т(Т>>) которых равен времени, достаточному для полного анализа сигнала, измеряемого любым из датчиков 7. Данные импульсы обеспечивают последовательное подключение ячеек памяти блока 22 к второму входу дешифратора 5, обеспечивая при этом контроль состояния тех каналов, вероятность нахождения сигналов тревоги в которых максимальна.

По аналогии с первым этапом контроля коммутатор 6 осуществляет подключение датчиков 7 к формирователям сигналов 8 и 9. При этом в первую очередь подключается датчик 7, номер которого записан в первую ячейку памяти блока 22, так как в сигнале с его выхода наибольшая вероятность тревожной информации, затем к формирователям 8 и 9 подключается датчик 7, номер которого записан во второй ячейке блока 22 памяти, и т.д.

В формирователях 8 и 9 осуществляется сравнение уровней U _х измеренных сигналов с пороговыми уровнями: верхним U _в и нижним U_н. Если U_x>U_в , то с формирователя 8 сигнал «Отклонение вверх», подаваемый на управляющий вход элемента И 10, обеспечит прохождение тактовых импульсов с выхода генератора 12 на суммирующий информационный вход одного из реверсивных регистров блока 13. Число логических единиц при этом в регистре блока 13 будет увеличено на число поступивших тактовых импульсов. Выбор реверсивного регистра, соответствующего номеру анализируемого канала, обеспечивается за счет подачи сигнала на первый управляющий вход блока 13 реверсивных регистров с выхода дешифратора 5, на второй вход которого поступает информация с выхода блока 22 памяти.

При U _х<U_н сигнал «Отклонение вниз», подаваемый с формирователя 9 на управляющий вход элемента И 11, обеспечит уменьшение числа логических единиц в регистре блока 13 на число тактовых импульсов, поступающих с генератора 12 на вычитающий вход реверсивного регистра.

Результат текущего контроля состояния каналов, анализируемых на втором этапе, отражается в блоке 24 индикации, первый вход которого подключен к выходу блока 13 реверсивных регистров. Индикация номера контролируемых каналов (датчиков 7) обеспечивается за счет подачи информации на второй вход блока 24 с выхода второго блока 25 элементов И, информационный вход которого подключен к выходу блока 22 памяти, а управляющий вход - к инверсному выходу RS-триггера 2.

Таким образом, в предлагаемом устройстве достигается технический результат - повышение быстродействия поиска сигнала тревоги за счет совмещения (в рамках первого этапа) процедур предварительного контроля состояния каналов с их ранжировкой в порядке убывания числа логических «единиц» в заполненных реверсивных регистрах, соответствующих уровням сигналов в каналах. При этом отдельный период опроса состояния реверсивных регистров исключается.

Устройство поиска сигнала в многоканальной системе, содержащее датчики, выходы которых соединены с соответствующими информационными входами коммутатора, управляющий вход которого соединен с выходом дешифратора, первый вход которого соединен с первым выходом первого счетчика импульсов, формирователь сигнала «Отклонение вверх» и формирователь сигнала «Отклонение вниз», объединенные входы которых подключены к выходу коммутатора, два генератора импульсов, RS-триггер, генератор счетной частоты, два формирователя единичных импульсов, регистр сдвига, первый элемент ИЛИ, три элемента И, блок реверсивных регистров, блок установки в исходное состояние, два блока элемента И, шифратор, блок памяти, блок индикации и кнопку «Пуск», подключенную к первому входу элемента ИЛИ и S входу RS-триггера, прямой выход которого соединен с первым входом генератора счетной частоты и управляющим входом первого счетчика импульсов, второй выход которого подключен к второму входу первого генератора импульсов и входам второго генератора импульсов и второго формирователя единичного импульса, выход которого подключен к информационному входу регистра сдвига, второй выход которого подключен к R входу RS-триггера, инверсный выход которого соединен с вторым входом элемента ИЛИ, первым входом третьего элемента И, управляющим входом второго блока элементов И и вторым входом генератора счетной частоты, выход которого подключен к информационному входу первого счетчика импульсов и второму входу третьего элемента И, выход которого соединен с управляющим входом блока памяти, выход которого подключен к второму входу дешифратора, выход которого подключен к первому управляющему входу блока реверсивных регистров, суммирующий информационный вход которого соединен с выходом первого элемента И, управляющий вход которого подключен к выходу формирователя сигнала «Отклонение вверх», вычитающий информационный вход блока реверсивных регистров соединен с выходом второго элемента И, управляющий вход которого подключен к выходу формирователя сигнала «Отклонение вниз», а информационные входы первого и второго элементов И соединены с выходом первого генератора импульсов, первый вход которого вместе с входом блока установки в исходное состояние подключены к выходу первого формирователя единичного импульса, вход которого соединен с выходом элемента ИЛИ, а выход блока установки в исходное состояние подключен к второму управляющему входу блока реверсивных регистров, выход которого подключен к первому входу блока индикации, второй вход которого соединен с выходом второго блока элементов И, информационный вход которого подключен к выходу блока памяти, вход которого соединен с выходом шифратора, вход которого подключен к выходу первого блока элементов И, управляющий вход которого соединен с первым выходом регистра сдвига, тактовый вход которого подключен к выходу второго генератора импульсов, отличающееся тем, что дополнительно введены третий блок элементов И, первый вход которого соединен с выходом блока реверсивных регистров, блок триггеров, выходы которого соединены с соответствующими вторыми входами третьего блока элементов И, второй элемент ИЛИ, входы которого совместно с информационными входами блока триггеров подключены к соответствующим выходам третьего блока элементов И, выход второго элемента ИЛИ подключен к информационному входу первого блока элементов И, а управляющий вход блока триггеров подключен к выходу блока установки в исходное состояние.