Устройство передачи и приема данных с использованием сигнала 4в3т
Полезная модель относится к области связи и может быть использована в системах передачи данных, требующих высокой стабильности тактовой синхронизации, по проводным, кабельным и оптоволоконным физическим линиям. Технический результат - повышение устойчивости тактовой синхронизации за счет гарантированного отсутствия трех и более одинаковых элементов, следующих непосредственно друг за другом в сигнале 4В3Т, независимо от структуры исходной двоичной последовательности, и наличия как минимум двух межуровневых переходов на каждом символьном интервале, что видно из Фиг.1. Наличие на каждом символьном интервале из трех троичных элементов как минимум двух межуровневых переходов гарантирует восстановление тактовой частоты при приеме и декодировании сигнала 4В3Т.
Технический результат достигается за счет имеющейся в коде 4В3Т избыточности. Благодаря ей можно от абсолютного кода перейти к относительному, используя только 24 троичных комбинации, исключив из использования три однородных комбинации (-1; -1; -1), (0; 0; 0) и (+1; +1; +1). При этом коэффициент избыточности снижается точно до 3/2, а все троичные комбинации образуют три группы. В каждой группе все 8 входящих в нее комбинаций начинаются с одного и того же троичного элемента (-1, 0 или +1). Таким образом, можно осуществить выбор текущей комбинации из нужной группы в зависимости от последнего элемента предыдущей комбинации так, чтобы максимальное количество следующих друг за другом одинаковых троичных элементов не превышало двух [3].
Полезная модель относится к области связи и может быть использована в системах передачи данных, требующих высокой стабильности тактовой синхронизации, по проводным, кабельным и оптоволоконным физическим линиям.
В проводных и кабельных системах передачи данных с ограниченной пропускной способностью с целью сжатия спектра сигнала используются многоуровневые сигналы, также называемые кодами линии. Наиболее известными и распространенными из них являются четырехуровневый сигнал 2B1Q и трехуровневые сигналы 3В2Т и 4В3Т [1, с.52]. Среди них сигнал 4В3Т обладает максимальной избыточностью с отношением 27/16. Это свойство обычно используется для балансировки кода, т.е. для устранения постоянной составляющей в спектре троичного сигнала [2, с.186-188]. В этом случае применяется преобразование двоичного кода в троичный, один из возможных вариантов которого представлен в таблице 1. Устройство, реализующее данный принцип и выступающее прототипом предлагаемой полезной модели, включает в себя кодер сигнала 4В3Т (преобразователь двоичного сигнала в троичный), декодер 4В3Т (преобразователь троичного сигнала в двоичный), и схемы синхронизации. Кодер содержит соединенные последовательно преобразователь последовательного двоичного кода в четырехразрядный параллельный код, схему преобразования исходного двоичного кода в эквивалентный двоичный код троичных символов, преобразователь параллельного шестиразрядного двоичного кода в двухразрядный двоичный код и выходной формирователь троичных (трехуровневых) сигналов. Декодер содержит соединенные последовательно преобразователь троичного сигнала в двухразрядный двоичный код, преобразователь параллельного двухразрядного двоичного кода в параллельный шестиразрядный код, логическую преобразовательную схему, преобразователь параллельного четырехразрядного двоичного кода в последовательный код.
Как видно из таблицы 1, троичная комбинация (000) в сигнале 4В3Т не применяется. Остальные троичные комбинации разделены на две группы. Двадцать комбинаций первой группы имеют отрицательный или положительный внутренний дисбаланс и попарно дополняют друг друга. При попеременной передаче таких троичных комбинаций достигается полный баланс в общей последовательности троичных символов. Вторую группу образуют шесть комбинаций с внутренним балансом (нулевым дисбалансом).
| Таблица 1 | |||
| Двоичная комбинация (4В) | Троичные комбинации (3Т) | ||
| с отрицательным дисбалансом | с нулевым дисбалансом | с положительным дисбалансом | |
| 0000 | --- |  | +++ |
| 0001 | --0 | | ++0 |
| 0010 | --+ | | ++- |
| 0011 | -0- | | +0+ |
| 0100 | -00 | | +00 |
| 0101 | -+- | | +-+ |
| 0111 | -++ | | +-- |
| 0111 | 0-- | | 0++ |
| 1000 | 0-0 | | 0+0 |
| 1001 | 00- | | 00+ |
| 1010 | | -0+ | |
| 1011 | | -+0 | |
| 1100 | | 0-+ | |
| 1101 | | 0+- | |
| 1110 | | +-0 | |
| 1111 | | +0- | |
Однако, известно, что при практическом применении таких кодов возможны срывы тактовой синхронизации, если образуются продолжительные однородные последовательности троичных символов. При отсутствии специального контроля длина однородных последовательностей может достигать семи элементов, в результате чего действительно возможен срыв.
Технический результат - повышение устойчивости тактовой синхронизации за счет гарантированного отсутствия трех и более одинаковых элементов, следующих непосредственно друг за другом в сигнале 4В3Т, независимо от структуры исходной двоичной последовательности, и наличия как минимум двух межуровневых переходов на каждом символьном интервале, что видно из Фиг.1. Наличие на каждом символьном интервале из трех троичных элементов как минимум двух межуровневых переходов гарантирует восстановление тактовой частоты при приеме и декодировании сигнала 4В3Т.
Технический результат достигается за счет имеющейся в коде 4В3Т избыточности. Благодаря ей можно от абсолютного кода перейти к относительному, используя только 24 троичных комбинации, исключив из использования три однородных комбинации (-1; -1; -1), (0; 0; 0) и (+1; +1; +1). При этом коэффициент избыточности снижается точно до 3/2, а все троичные комбинации образуют три группы. В каждой группе все 8 входящих в нее комбинаций начинаются с одного и того же троичного элемента (-1,0 или +1). Таким образом, можно осуществить выбор текущей комбинации из нужной группы в зависимости от последнего элемента предыдущей комбинации так, чтобы максимальное количество следующих друг за другом одинаковых троичных элементов не превышало двух [3].
Процедуры кодирования и декодирования в этом случае описываются выражениями:
,
где А - десятичный эквивалент троичной комбинации в конечном числовом поле G(24), определяемый в соответствии с заданной таблицей кодирования (таблица 2); С - десятичный эквивалент четырехразрядной двоичной комбинации, определяемый в соответствии с таблицей 3; D - параметр смещения, определяемый в зависимости от значения T3 последнего элемента предыдущей троичной комбинации (например, в предлагаемом варианте кодирования при T3=-1 D=8, при T3=0 D=16 и при T3 =+1 D=0 в соответствии с таблицей 4); В - поправочный множитель, определяемый по правилу: В=0, если А
8, и В=1, если А<8.
| Таблица 2 | ||||||||||
| Код 3Т | -1-10 | -1-1+1 | -10-1 | -100 | -10+1 | -1+1-1 | -1+10 | -1+1+1 | ||
| А | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | ||
| Код 3Т | 0-1-1 | 0-10 | 0-1+1 | 00-1 | 00+1 | 0+1-1 | 0+10 | 0+1+1 | ||
| А | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | ||
| Код 3Т | +1-1-1 | +1-10 | +1-1+1 | +10-1 | +100 | +10+1 | +1+1-1 | +1+10 | ||
| А | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | ||
| Таблица 3 | ||||||||||
| Код 4В | 0000 | 0001 | 0010 | 0011 | 0100 | 0101 | 0110 | 0111 | |
| С | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | ||
| Код 4В | 1000 | 1001 | 1010 | 1011 | 1100 | 1101 | 1110 | 1111 | ||
| С | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | ||
| Таблица 4 | | |||||||||
| Код 3Т | -1-10 | -1- | -10-1 | -100 | -10+1 | -1+1-1 | -1+10 | -1+1+1 | |
| D | 16 | 0 | 8 | 16 | 0 | 8 | 16 | 0 | ||
| Код 3Т | 0-1-1 | 0-10 | 0-1+1 | 00-1 | 00+1 | 0+1-1 | 0+10 | 0+1+1 | ||
| D | 8 | 16 | 0 | 8 | 0 | 8 | 16 | 0 | ||
| Код 3Т | +1-1-1 | +1-10 | +1-1+1 | +10- | +100 | +10+1 | +1+1- | +1+10 | ||
| D | 8 | 16 | 0 | 8 | 16 | 0 | 8 | 16 |
Предлагаемая логика относительного кодирования удовлетворяет требованию однозначности кодовых преобразований, что наглядно демонстрируется временными диаграммами входного двоичного и полученного на его основе выходного троичного сигналов, показанными на Фиг.1. Таким образом, код 4В3Т с описанной модификацией может использоваться в качестве линейного сигнала в системах с высокой вероятностью срыва тактовой синхронизации. Устойчивость тактовой синхронизации при использовании модифицированного кода 4В3Т гарантируется за счет как минимум 2 межуровневых переходов в каждой комбинации из трех троичных элементов.
Наглядное описание структуры и принципа работы устройства, реализующего прямое преобразование двоичного сигнала в троичный (кодирование) и обратное преобразование троичного сигнала в двоичный (декодирование), представлено чертежами, на которых показаны функциональные схемы кодера (Фиг.2) и декодера (Фиг.3).
Кодер устройства, показанный на Фиг.2, содержит входной преобразователь последовательного двоичного кода в параллельный четырехразрядный код 1, буферный шестиразрядный регистр 2, логическую преобразовательную схему 3, преобразователь параллельного шестиразрядного двоичного кода в параллельный двухразрядный двоичный код 4, выходной преобразователь двоичного сигнала в троичный 5. Кодер синхронизируется системой, состоящей из тактового генератора 6 и делителей частоты 7, 8, 9.
На вход преобразователя кода 1 поступает двоичная последовательность со скоростью, определяемой тактовой частотой fT1. При помощи данного преобразователя она преобразуется в четырехразрядный параллельный код, скорость которого определяется тактовой частотой fT2 и в четыре раза меньше входной скорости. К полученной четырехразрядной комбинации добавляются 2 бита (z2, z1), соответствующих последнему троичному элементу на предыдущем символьном интервале и снимаемых с определенных выходов схемы 3 (t31 t32 ). Полученная шестиразрядная двоичная комбинация стробируется регистром 2 и затем подается на входы логической схемы 3. Логика работы блока 3 описывается таблицей истинности (см. таблицу 5). В ней приведены двоичный и десятичный (С) варианты представления символов в коде 4В, десятичный (А) и троичный варианты представления символов в коде 3Т, двоичный (Z) и троичный (Т3) варианты представления последнего троичного элемента предыдущего символа, а также десятичный эквивалент параметра смещения D. Это позволяет сопоставить данные таблицы 5 с выражением (1) и таблицами кодирования (таблицы 2-4). Значение «+1» в таблице 5 представлено символом «+», а «-1» - символом «-». Таким образом, сложение по модулю 24 фактически реализуется совокупностью логических или иных эквивалентных им операций. На выходах логической схемы 3 формируются двухразрядные двоичные коды трех троичных элементов текущего кодируемого символа (t11, t 12, t21, t22, t31, t 32). Правила кодирования троичных элементов двухразрядными двоичными комбинациями определены таблицей 6. Двоичная комбинация (11) для кодирования троичных элементов не используется.
| Таблица 5 | ||||||||||
| Код 4В | T3 (Z), D | Код 3Т | T3 (Z), D | Код 3Т | T3 (Z), D | Код 3Т | ||||
| двоич. | десят. (C) | десят. (A) | троич. | десят.(A) | троич. | десят. (A) | троич. | |||
| 0000 | 0 | | 8 | 0-- | | 16 | +-- | | 0 | --0 |
| 0001 | 1 | | 9 | 0-0 | 17 | +-0 | | 1 | --+ | |
| 0010 | 2 | | 10 | 0-+ | 18 | +-+ | | 2 | -0- | |
| 0011 | 3 | | 11 | 00- | 19 | +0- | | 3 | -00 | |
| 0100 | 4 | | 12 | 00+ | 20 | +00 | | 4 | -0+ | |
| 0101 | 5 | | 13 | 0+- | 21 | +0+ | | 5 | -+- | |
| 0110 | 6 | | 14 | 0+0 | 0 (00), 16 | 22 | ++- | + (01), 0 | 6 | -+0 |
| 0111 | 7 | - (10), 8 | 15 | 0++ | | 23 | ++0 | | 7 | -++ |
| 1000 | 8 | 16 | +-- | 0 | --0 | 8 | 0-- | |||
| 1001 | 9 | 17 | +-0 | 1 | --+ | 9 | 0-0 | |||
| 1010 | 10 | | 18 | +-+ | | 2 | -0- | | 10 | 0-+ |
| 1011 | 11 | 19 | +0- | 3 | -00 | 11 | 00- | |||
| 1100 | 12 | 20 | +00 | 4 | -0+ | 12 | 00+ | |||
| 1101 | 13 | 21 | +0+ | 5 | -+- | 13 | 0+- | |||
| 1110 | 14 | 22 | ++- | 6 | -+0 | 14 | 0+0 | |||
| 1111 | 15 | 23 | ++0 | 7 | -++ | 15 | 0++ | |||
| Таблица 6 | | ||||||||
| Двоичная комбинация | Троичный элемент | |||||||||
| tx1 | tx2 | |||||||||
| 0 | 0 | 0 | ||||||||
| 0 | 1 | -1 | ||||||||
| 1 | 0 | +1 |
При помощи сдвигового регистра 4 производится разделение шестиразрядной двоичной комбинации во времени на три двухразрядные комбинации (t11, h12), (t2l, t22 ) и (t31, t32). Каждая такая комбинация затем преобразуются в троичный элемент соответствующего уровня в преобразователе 5. Скорость троичного сигнала на выходе блока 5 определяется тактовой частотой fT3, равной утроенной частоте fT2. Работа всех блоков взаимно синхронизируется системой тактовых сигналов с частотами fT1, f T2, fT3. Они формируются на базе эталонного синхросигнала с частотой fT0, формируемого тактовым генератором 6. Синхронизирующий сигнал с частотой fT1 формируется на основе частоты fT10 счетчиком-делителем 7 с коэффициентом деления 3, сигнал с частотой fT3 - на основе частоты fT10 счетчиком-делителем 9 с коэффициентом деления 4, а сигнал с частотой fT2 - на основе частоты fT1 счетчиком-делителем 8 с коэффициентом деления 4.
Декодер устройства, показанный на Фиг.3, содержит преобразователь троичного сигнала в двоичный 10, преобразователь 11 параллельного двухразрядного двоичного кода в параллельный шестиразрядный код, буферный восьмиразрядный регистр 12, логическую преобразовательную схему 13, выходной преобразователь 14 параллельного четырехразрядного двоичного кода в последовательный код. Декодер синхронизируется системой из тактового генератора 15 и делителей частоты 16, 17, 19.
На вход преобразователя 10 поступает троичная кодовая последовательность. В нем каждый троичный символ преобразуется в двухразрядный двоичный код в соответствии с таблицей 6. Полученные двоичные кодовые комбинации поступают на входы преобразователя 11. При помощи данного преобразователя формируется шестиразрядный параллельный код (t11, t12, t21, t22, t31 , t32), скорость которого определяется тактовой частотой fT3. Далее кодовая комбинация стробируется регистром 12 с частотой fT2. При этом к ней добавляются 2 бита (z2, z1), соответствующих последнему троичному элементу на предыдущем символьном интервале и снимаемых с определенных выходов схемы 12 (t32, f31). Полученная восьмиразрядная двоичная комбинация подается на входы логической схемы 13. Логика работы блока 13 описывается таблицей истинности (см. таблицу 7). В ней приведены троичные и десятичный (А) варианты представления символов в коде 3Т, десятичный (С) и двоичный варианты представления символов в коде 4 В, двоичный (Z) и троичный (T 3) варианты представления последнего троичного элемента предыдущего символа, а также десятичный эквивалент параметра смещения D. Это позволяет сопоставить данные таблицы 7 с выражением (2) и таблицами кодирования (таблицы 2-4). Так же, как и в кодере, сложение по модулю 16, таким образом, реализуется совокупностью логических или иных эквивалентных им операций.
| Таблица 7 | ||||||||||
| Код 3Т | Т3 (Z), D | Код 4В | T3 (Z), D | Код 4В | T3 (Z), D | Код 4В | ||||
| троич. | десят. (A) | десят. | двоич. (C) | десят. | двоич. (C) | десят. | двоич. (C) | |||
| --0 | 0 | | - | - | | 8 | 1000 | | 0 | 0000 |
| --+ | 1 | - | - | | 9 | 1001 | | 1 | 0001 | |
| -0- | 2 | - | - | | 10 | 1010 | | 2 | 0010 | |
| -00 | 3 | - | - | | 11 | 1011 | | 3 | 0011 | |
| -0+ | 4 | - | - | | 12 | 1100 | | 4 | 0100 | |
| -+- | 5 | - | - | | 13 | 1101 | | 5 | 0101 | |
| -+0 | 6 | - | - | | 14 | 1110 | | 6 | 0110 | |
| -++ | 7 | - | - | | 15 | 1111 | | 7 | 0111 | |
| 0-- | 8 | 0 | 0000 | | - | - | | 8 | 1000 | |
| 0-0 | 9 | 1 | 0001 | 0 | - | - | | 9 | 1001 | |
| 0-+ | 10 | - | 2 | 0010 | - | - | - | + | 10 | 1010 |
| 00- | 11 | (10), | 3 | 0011 | (00), | - | - | (01), | 11 | 1011 |
| 00+ | 12 | 8 | 4 | 0100 | 16 | - | - | 0 | 12 | 1100 |
| 0+- | 13 | | 5 | 0101 | | - | - | | 13 | 1101 |
| 0+0 | 14 | 6 | 0110 | - | - | 14 | 1110 | |||
| 0++ | 15 | 7 | 0111 | - | - | 15 | 1111 | |||
| +-- | 16 | 8 | 1000 | 0 | 0000 | - | - | |||
| +-0 | 17 | 9 | 1001 | 1 | 0001 | - | - | |||
| +-+ | 18 | 10 | 1010 | 2 | 0010 | - | - | |||
| +0- | 19 | 11 | 1011 | 3 | 0011 | - | - | |||
| +00 | 20 | 12 | 1100 | 4 | 0100 | - | - | |||
| +0+ | 21 | 13 | 1101 | 5 | 0101 | - | - | |||
| ++- | 22 | 14 | 1110 | 6 | 0110 | - | - | |||
| ++0 | 23 | 15 | 1111 | 7 | 0111 | - | - |
В таблице 7 прочерками в графах кода 4В показано, что такие комбинации являются запрещенными. Их фактическое появление служит показателем ошибки в работе декодера, в первую очередь, входного преобразователя 10.
На выходах логической схемы 13 формируются четырехразрядные двоичные коды, которые поступают в выходной сдвиговый регистр 14. При помощи данного преобразователя они преобразуется в двоичную последовательность со скоростью, определяемой тактовой частотой fT1.
Работа всех блоков взаимно синхронизируется системой тактовых сигналов с частотами fT1, fT2, fT3. Они формируются схемой, состоящей из блоков 15-18 и аналогичной синхронизатору кодера.
Авторам не известны технические решения для устройств передачи и приема данных с использованием сигналов 4 В3Т, содержащие признаки, эквивалентные отличительному признаку: наличие обратных связей в схемах логических преобразований в кодере и декодере, определяющих зависимость первого элемента текущей троичной комбинации от последнего элемента предыдущей комбинации и реализуемых на уровне эквивалентных двоичных комбинаций.
Литература
1. Гольдштейн, Б.С. Протоколы сети доступа. Том 2 / Б.С.Гольдштейн. - М: Радио и связь, 2001. - 292 с.
2. Берлин, А.Н. Терминалы и основные технологии обмена информацией / А.Н.Берлин. - М.: Интернет-Университет Информационных Технологий; БИНОМ. Лаборатория знаний, 2007. - 511 с.
3. Чернышев, А.Ю. Синхронизация многоуровневых кодов линий передачи / А.Ю.Чернышев // Вестник МарГТУ. (Сер. «Радиотехнические и инфокоммуникационные системы»). - 2009. - 
2 (6). - С.13-21.
Устройство передачи и приема данных с использованием сигналов 4В3Т, содержащее кодер, который состоит из последовательно соединенных входного преобразователя последовательного двоичного кода в параллельный четырехразрядный код, шестиразрядного регистра стробирования данных, логической преобразовательной схемы, преобразователя параллельного шестиразрядного двоичного кода в параллельный двухразрядный двоичный код, выходного преобразователя двоичного сигнала в троичный, декодер, который состоит из последовательно соединенных входного преобразователя троичного сигнала в двухразрядный двоичный код, преобразователя параллельного двухразрядного двоичного кода в параллельный шестиразрядный код, восьмиразрядного регистра стробирования данных, логической преобразовательной схемы, выходного преобразователя параллельного четырехразрядного двоичного кода в последовательный код, и систем синхронизации элементов кодера и декодера, отличающееся тем, что логические преобразовательные схемы кодера и декодера снабжены дополнительными обратными связями через регистры стробирования данных, определяющими зависимость первого элемента текущей троичной комбинации от последнего элемента предыдущей комбинации в соответствии с заданными таблицами истинности и реализуемыми на уровне эквивалентных двоичных комбинаций.
