Запоминающее устройство с исправлением ошибок

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ sr0 cxeQv с ид л с вУ

Союз Советским

Социаиистическик Республик

<1 1>982098

{61) Дополнительное к авт. саид-ву—

{22) Заявлено 25. А2. 81 (21) 3251780/18-24: (51)М. Кл.

G 11 С 29/00 с присоединением заявки.% (23)Приоритет

ВшударсиквЫ1 аиатет

Вь-ьР в юева взебрепвнй и Открытий

Онубликоаано 15.12 82 ° бюллетень № чб

Дата опубликования описания 15 ° 12 ° 82 (53) УДК t 81 327 (088.8}.

8. С. Борисов и А. В. Кузнецов ,/

{72) Авторы изобретения

{71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМ

ОШИБОК

1

Изобретение относится к запомина1ощим устройствам.

Известно запоминающее устройство (ЗУ) с исправлением ошибок, которое содержит основной накопитель, дополнительный накопитель, необходимый для хранения контрольных соотношений, кодирушщие и декодиру@щие устройства, функционйрувщие соответственно при записи и при считывании (1g.

Однако в этом ЗУ с ростом размера информационного слова ухудшается быст родействие. Это определяется необходимостью увеличения числа йеременных, используемых для формирования проверочных соотношений, которые, как правило, реализуются на сумматорах по модулю два, быстродействие которых зависит от числа входов, т.е. числа информационных разрядов и структуры кода. Например, при использовании кодов Хемминга для исправления одиночных и обнаружения двойных ошибок чис2 ло входов сумматоров по модулю два кодирующего и декодирующего устройств увеличивается с трех (для информацион. наго слова размером четыре бита) до восемнадцати (для слова размером тридцать два бита). Изцестно, что данный класс кодов с этой точки зрения является оптимальным, а другие классы обладают более худшими характеристиками. Таким образом, недостаткои этого

ЭУ является сложность обеспечения быстрого кодирования и декодирования двоичной информации на многоуровневых сумматорах по модулю два, т.е. существенное снижение быстродействия, Наиболее близким техническим решением к изобретению является запоиинаю" щее устройство с исправлением ошибок, содержащее накопитель, адресный блок, блоки кодирования и декодирования, коммутатор, формирователи сигналов.

Принцип работы этого устройства основан на поразрядном сравнении контроль3 98209 ных соотношений, формировании синдрома ошибки, определении адреса ошибки и инвертировании информационного содержания ячейки, определяемой данныи. адресом. Формирование контрольных соотношений осуществляется с помощью многоуровневого сумматора по модулю два. В режиме считывания упомянутые многоуровневые сумматоры с последовательно подсоединенным блоком двухвхо- 10 довых сумматоров по модулю два используются для формирования синдрома ошибки j2) .

Недостатком данного устройства является невысокое быстродействие, опре«15 деляемое задержками прохождения двоичного сигнала в многоуровневых логи ческих схемах кодирующего и декодирующего устройств.

Цель изобретения - повышение быст- 2О родействия устройства.

Поставленная цель достигается тем, что в запоминающее устройство с исправлением ошибок, содержащее адресный блок, первый регистр, блок кодирования, коммутатор, формирователь сигналов некорректируемой ошибки и накопитель, входы которого подключе ны к выходу адресного блока, первому выходу коммутатора и выходу блока ко- зо дирования, вход которого соединен с одним из выходов первого регистра, один из входов которого подключен к второму выходу коммутатора, введены второй. регистр; формирователь контрольных сигналов и дешифратор, входы которого подключены к выходам блока декодирования, а выход соединен с первым входом коммутатора, второй вход которого подключен к выходу формирователя сигналов некорректируемой ошибки, третий вход коммутатора соединен с выходом второго регистра, одни из входов которого подключены соответственно к выходу накопителя и

45 первому выходу коммутатора, а другой вход является одним из управляющих входов устройства, одни из входов блока декодирования и входы формирователя сигналов некорректируемой ошибки подключены к выходам формирователя

50 контрольных сигналов, вход которого и другой вход блока декодирования соединены с выходом второго регистра.

На чертеже изображена функциональная схема запомйнающего устройства с исправлением ошибок.

Устройство содержит адресный блок

ly первый регистр 2, служащий для

S 4

)хранения входной информации, блок 3 кодирования, накопитель 4, второй регистр 5, служащий для коррекции информации, формирователь 6 контрольных сигналов, выполненный в виде двухуровневого генератора синдрома ошибки, блок 7 декодирования, дешифратор 8, служащий для определейия адреса ошибки и выполненный в аиде двухуровневого блока, коммутатор 9 и формирователь 10 сигналов некорректируемой ошибки.

Запись информации в ЗУ происходит следующим образом.

Информационное слово заносится в регистр 2.. Преобразованное слово из блока 3 записывается в накопитель 4 по адресу, определяемому, блоком 1.

На этом цикл записи заканчивается.

В режиме считывания информации кодовое слово из накопителя 4 заносится в регистр 5, в котором происходит исправлением однократных ошибок, возникающих в ЗУ в процессе записи или хранения. В блоках 6 и 7 происходит формирование синдрома ошибки, адрес которой определяется дешифратором 8.

Формирование синдрома происходит путем разбиения информационного слова на блоки с последующим параллельным определением адреса ошибочного блока и адреса ошибочного разряда в блоке, Передача кода адреса ошибки на регистр 5 осуществляется через коммутатор 9. Данный коммутатор используется также для передачи исправленных выходных данных в регистр 2. Управле. ние передачей данных через коммутатор 9 осуществляется формирователем

10 при наличии внешнего. управляющего сигнала (не показан).

Преобразованием информационного слова в блоках 6 и 7 производи ся s соответствии с модифицированным кодом Хемминга, представленным в матричной форме в таблице для информа" ционного слова размером 16 бит.

0100 0111 0100 0111 10000,0

ОО1О !О1! аа!О !О!! O!OOO O

000! 1101 0001 1 101 00100 О

ОООО » OOOO ОО0!О О

1111 0000 0000 1 » 1 00001 О ! 111 11» . 1!» 11» 11111 1

Структура кода, реализуемого в предлагаемом устройстве, такова, что. 9820

Ъ позволяет формировать синдром ошибки внутри блока идентичного для всех блоков. Поэтому предлагаемое устройство обладает повышенным быстродействием по сравнению с прототипом за 5 счет параллельного поиска адреса ошибки путем определения адреса ошибочно- . го блока и адреса ошибки в блоке.

Формула изобретения

Запоминающее устройство с исправлением ошибок, содержащее адресный блок, первый регистр, блок кодироваHHR блоки декодирования, коммутатор, формирователь сигналов некорректируемой ошибки и накопитель, входы которого подключены к выходу адресного блока, первому выходу коммутатора и 2© выходу блока кодирования, вход которого соединен с одним из выходов первого регистра, один из входов которого подключен к второму выходу коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены

98 . 4 второй регистр, формирователь контрольных сигналов и-дешифратор, входы которого подключены к выходам блока декодирования, а выход соединен с первым входом коммутатора, второй вход которого подключен к выходу формирователя сигналов некорректируемой ошибки, третий вход коммутатора соединен с выходом второго регистра, од.ни из входов которого пддключены соответственно к выходу накопителя и первому выходу коммутатора, а другой вход является одним из управляющих .. входов устройства, одни из входов блока декодирования и входы формиро" вателя сигналов некорректируемой ошибки подключены к выходам формирователя контрольных. сигналов, вход которого и другой вход блока декодирования соединены с выходом второго ре. гистра.

Источники информации, принятые во внимание при экспертизе

1."Электронная -промышленность", 1979, и, 5 (77), с. 20-22.

2. "EIectronIcs", 1979у 11 24, р. 103-110.

ВНИИПИ . Заказ 21 Ти аж 622 Подписное

Филиал Illlll "Патент", r. Ужгород, ул. Проектная, 4