Устройство для умножения

<и>807279

Союз Советских

Социалистических республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДВТИЛЬСТВУ (63) Дополнительное к авт. саид-ву— (22) Заявлено 2011,78 (21) 2б 85717/18-24 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 230281,Бюллетень Н9 7 (51 Ì. Кл.з

6 Об Г 7/52

Государственный комитет

СССР ио делам изобретений и открытий (53) УДК 681. 325 (088.8) Дата опубликования описания 25028i (72) Автор изобретения.

А. Н. Чуватин

Кировский политехнический институт (71) Заяви ель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Изобретение относится к цифровой вычислительной технике и может применяться в цифровых вычислительных машинах.

Известны устройства .для умножения, содержащие регистры сдвига, блок передачи, элементы И (1) .

Однако уменьшение погрешности вычислений в данных устройствах обеспечивается путем введения дополнительных разрядов в регистры и сумматоры или путем введения датчиков случайных чисел, что приводит к уменьшению быстродействия и к увеличению аппаратурных затрат. )5

Наиболее близким по технической сущности к предлагаемому является устройство умножения, содержащее первый и второй регистры сдвига, сумматор, вентили передачи,.первый элемент И 2 20

Данное устройство обладает прос" той конструкцией, однако у него низка точность вычислений, поскольку инструментальная погрешность вычислений, обусловленная сдвигом множимого вправо, пропорциональна .разрядности. для достижения величины погрешности вычислений меньшей единицы младшего разряда, устройство содержит дополнительные разряды первого регистра 30 и сумматора, что приводит к увеличению аппаратурных затрат и к уменьшению быстродействия.

Цель изобретения — уменьшение погрешности вычислений.

Поставленная цель достигается тем, что в устройство для умножения, содержащее первый и второй регистры сдвига, сумматор, блок элементов И передачи, первый элемент И, причем выходы первого регистра через блок элементов И передачи соединены с входами сумматора, первый вход первого элемента И соединен с входом устройства, второй вход — с выходом первого разряда второго регистра, а выход — с управляющими входами блока элементов

И передачи, введен второй элемент И, первый вход которого соединен с входом устройства, второй вход — с выходом второго разряда второго регистра, третий вход — с выходом последнего разряда первого регистра, а выход— с входом последнего разряда сумматора.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит первый и второй регистры 1 и 2 сдвига соответственно, сумматор 3, блок 4 элементов

807279!

И передачи, первый 5 и второй 6 элементы И.

Устройство выполняет операцию умножения старшими разрядами вперед со сдвигом множителя влево, а множимого — вправо.

Исходные данные для умножения множимое А 1 и множитель В <1 вводятся в первый и второй регистры 1 и 2 соответственно.

Устройство работает циклически. В каждом цикле множимое, первоначально равное А, сдвигается на один разряд вправо в первом регистре 1, а множитель, первоначально равный. В, сдвигается на один разряд влево во втором регистре 2. Под воздействием уп- 15 равляющего сигнала, поданного на вход 7 устройства, очередная цифра множителя с первого выхода второго регистра 2 через первый элемент И 5 поступает на управляющие входы блока Щ

4 элементов И передачи. Если эта цифра равна единице (нулю), то происходит (не происходит) передача сдвинутого множимого иэ первого регистра. 1 через блок 4 элементов И передачи .в сумматор 3. Одновременно под воздействием этого же управляющего сигнала при помощи второго элемента И

6 происходит формирование и передача произведения цифры множителя, взятой с второго разряда второго регистра 2, и цифры множимого, взятой с последнего разряда первого регистра 1, в последний разряд сумматора 3. После окончания и-го цикл, где n — разрядность устройства, в сумматоре образуется произведение С = А В.

При анализе погрешностей вычисле-/ ний считают равновероятным появление нулей и единиц в разрядах частичных произведений. 40

В результате умножения двух чисел

)) п

А=Еа2 и В=ЕЬ2

1 где а„, b4, E 0, 1) — цифры множимого и множителя соответственно, n †. .45 разрядность, получается произведение

2п

-к

С А ° В = Е С 2 = Q Ь 2 а 2 к где С)/ E $0, 1) — цифры произведения.

В общем случае в известном за и циклов все частичные произведения, вышедшие эа пределы разрядной сетки первого регистра, т. е. в (n + 1)-ом, (и, + 2 ) -ом,..., 2п -ом разрядах, не примут уча.стия в формировании произ.ведения, т. е. их сумма с учетом весов разрядов дает инструментальную погрешность, обусловленную сдвигом

> множимого вправо, кото >ая имеет знак минус, поскольку произведение получается с недостатком.

В данном устройстве!в каждом цикле под воздействием уп >являющего сигнала, поданного на эхо 7 устройства, при помощи второго элемента И 6 про! исходит формирование и передача произведения цифры множит ля, взятой с второго разряда второг регистра 2, и цифры множимого, взя ой с последнего разряда первого р гистра Й, в последний разряд сумма ора 3.

Это означает, что в е (n + I)-ые частичные произведения прибавляются к и-ым частичным произведениям, т. е. значения (n + 1)-ых частичных произведений удваиваются, а )значения (n +

+ 2)-ую, (и + 3) -го и т. д. частичных произведений отбрасываются.

Для известного соответствующая среднеквадратическая пОгрешность составляет (B = ГО" = ))и-!)/) 2 (!) где 0 — дисперсия инструментальной погрешности. ,Для предлагаемого ус тройства соответствующая средиекв дратическая погрешность составляет .)ГD." = - 2/3 °,2 (2 ) (Сопоставление выражений (1) и (2) позволяет сделать вывор ы. !

1. Величина погрешнОсти вычислений предлагаемого устр йства меньше ! величины погрешности в числений известного устройства.

2. Величина погрешности вычислений, выраженная в единицах младшего разряда, не зависит от разрядности представления чисел дл предлагаемого устройства.

З.Величина погрешности вычислений, выраженная в единицах адшего разряда, возрастает с уве ичением разрядности для известног устройства.

4. Величина среднеквад атической погрешности вычислений предлагаемого устройства в о = 8" / 6n раз меньше среднеквад атической пог ешности р р вычислений известного устройства, т. е. !!6 S" /6" - (и-!)/2 .

Для различных значений и относительное уменьшение среднеквадратической погрешности вычислений !предлагаемого устройства по сравнению с известным устройством со сведено в, табл. 1. (807279

Таблица 1

Показатели

Числовые величины

Разрядность (n )

Среднеквадратическая погрешность (e6) 8 16 24 32 40 48 56

1,87 2,74 3,39 3,94 4,42 4,85 5,24 5,61

Т а б л и ц а 2

Показатели

Числовые вЕличины

Разрядность (и) В

Количество дополнительных разрядов (k) 5 6 6

Коэффициент относительного увеличения быстродействия

1,38 1,25 1,21

Формула изобретения

Лля достиженйя величины погрешности вычислений, меньшей единицы млодшео разряда, как у предлагаемого устройства, в известном устройстве в первый регистр 1 и в сумматор 3 необходимо. ввести k > 1og2 (и-k) дополнительных разрядов.

Введение дополнительных разрядов приводит к увеличению аппаратурных затрат и к снижению быстродействия

Эффективность изобретения заключается в. уменьшении погрешности вычислений, выраженной в единицах младшего разряда за счет уменьшения инструментальной погрешности, обусловлеииой сдвигом множимого вправо, в зависимости от разрядности устройства.

Устройство для умножения, содержашее первый и второй регистры сдвига, 30 сумматор, блок элементбв И передачи, первый элемент И, причем выходы первого регистра через блок элементов

И передачи соединены с входами сумматора, первый вход первого элемента у И соединен с входом устройства, второй вход — с выходом первого разряда в P = (n+k)/n = 1 + k/n раз по сравнению с предлагаемым устройством.

Для различных значений п êîëè÷åñòво дополнительных разрядов и коэффициент относительного увеличения быстродействия и снижения аппаратурных затрат предлагаемого устройства по сравнению с известным устройством сведены в табл. 2.

24 32 40 48 56 64

1,16 1,15 1,13 1,11 . 1,09 второго регистра, а выход — с управляющими входами блока элементов И передачи, о т л и ч а ю щ е е с я тем, что, с целью уменьшения погрешности вычислений, в устройство введен второй элемент И, первый вход которого соединен с входом устройства, второй вход — с выходом второго разряда второго регистра, третий вход — с выходом последнего разряда первого регистра, а выход — с входом последнего разряда сумматора.

Источники информации, ;принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 442472, кл. G Об F 7/39, 1974.

2. Гапернов E.. A. Логические основи цифровой вычислительной техники, М., "Советское радио", 1972, с. 199, рис. 3 (прототип).

807279

Заказ 292/7 3

Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент",. r. Ужгород, ул. Проектная, 4

Составитель В. Венцель

Редактор JI. Кеви Техред С. Мигунова Корректор М. Р!ароши