Устройство для деления

т- оон ч„aя йее)®т4 и "но ть,. ь ° - нi ) - . о лие

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заивлеио 12.09.78 (21) 2665809/18 — 24 (5!)М. Кл.

6 06 F 7/52 с присоелинеиием заявки №

Гооударстееииый комитет (28) Цриори гет по делам изооретеиий и открытий

Опубликовано 23 1),80 Бюллетень ¹ 43

Дата опубликования описаиия 23 )).80 (53) УДК681,325 (088,8) (72) Л втор изобретения

В. Л. Волковыский (71) Заявитель

Рязанский радиотехнический институт (54) УСТ РОДСТВО ДЛ Я ДЕЛЕН ИЯ

Изобретение относится к вычислительной технике и может быть использовано в арифме тических устройствах специализированных ЭВМ.

Известны устройства для деления двоичных чисел, в которых частное вычисляется путем последовательных сложений-вычитаний и сдвигов. Известные устрйоства содержат регистры делимого, делителя и частного, сумматор-вычитатель, схему анализа знака остатка и схему управления (1!.

Недостатком известных устройств является невысокое быстродействие.

Наиболее близкое по технической сущности к к предлагаемому — устройство для деления двоичных чисел, содержащее регистры множи15 мого и множителя, коммутаторы, пирамидальный умножитель, блок хранения множителя, регистр результата, блок управления, причем первый вход первого коммутатора соединен с входной шиной устройства, выход первого коммутатора — со входом регистра множнмого, выход регистра множимого — с первым входом пирамидального умножителя и со входом блока хранения множителя, выход блока храl пения множителя — с первым входом второго коммутатора, выход второго коммутатора— со входом регистра множителя выход регистра множителя — со вторым входом пирамидального умножителя, выход умножителя соединен со входом регистра результата, выход регистра результата — со вторыми входами первого и второго коммутаторов и с выходной шиной устройства, выход блока управления — с управляющими входами первого коммутатора, второго коммутатора и пирамидального умножителя. Деление в данном устройстве осуществляется по методу последовательных приближений Гильмана (2).

Данное устройство также отличается недостаточным быстродействием, так как время выполнения деления зависит от точности выбора начального приближения обратной величины и, в общем случае, довольно велико.

Цель изобретения — повышение быстродействия устройства при решении определенных классов задач, для которых значения аргументов от одного шага вычислений к друтому изменяются плавно. где Ь вЂ” делитель; и С вЂ” значения величины 1/в, полученные соответственно на 1 -й и

4 + 1-й итерации.

Блок 9 экстраполяции позволяет для определения начального приближения искомой обратной величины использовать экстраполяцию по ее значениям на предыдущих шагах вычислений. Например, при экстраполяции по 2-м

10 или 3-м точкам используются соответственно формулы где С5 — экстраполированное значение С на j -ом шаге вычислений, исполь.

20 зуемое в качестве начального приближения в формуле (1); — значения С на предыдуших шагах

5 4 3z э -3 вычислений.

К началу очередной операции в регистрах 13 блока 9 экстраполяции записаны г значений обратной величины делителя, полученные в предыдущих операциях. На суммирующем узле 14 формируется экстраполированное значение обратной величины делителя С по соответствующим формулам экстраполяции.

Выполнение операции деления в устройстве начинается с того, что делитель через коммутатор 1 записывается в регистр множимого 2, а С через коммутатор 5 поступает в регистр множителя 6. На умножителе 3 формируется величина (2 — ф ° С ), равная разности числа два и произведения сомножителей, записанных в регистрах 1 и 6 соответственно. Эта величина через регистр 4 результата и коммутатор 1

40 поступает в регистр 2. Затем на умножителе 3 формируется и записывается в регистр 4 произведение содержимого регистров 2 и 6, соответствующее следующему приближению величины

С

2 вновь записывается делитель, после чего аналогичным образом выполняется следующая итерация.

Если сравниваемые значения достаточно мало отличаются друг от друга, то схема 8 сравнения

55 вырабатывает сигнал, по которому блок 7 управ-, ления реализует следующую последовательность действий. Полученное значение С из регистра 4 поступает через коммутатор 5 в регистр б и в блок экстраполяции, где вычисляется С

С. =(2 — С -- Ь), 1+ .1 1

3 781813

Поставленная цель достигается тем, что в устройство для деления, содержащее регистры множимого и множителя, коммутаторы, пирамидальный умножитель, регистр результата, блок управления, схему сравнения, причем первый и второй входы первого коммутатора соединены соответственно с входными шинами делимого и делителя устройства, выход первого коммутатора соединен с входом регистра множимого, выход регистра множимого соединен с первым входом пирамидального умножителя, второй вход пирамидального умножителя соединен с выходом регистра множителя, выход пирамидального умножителя соединен со входом регистра результата, выход регистра результата соединен с первым входом второго коммутатора, с третьим входом первого коммутатора и с выходной шиной устройства, выход второго коммутатора соединен со входом регистра множителя, входы схемы сравнения соединены с выходами регистра множителя и регистра результата, а выход схемы сравнения — со входом блока управления, выход блока управления соединен с управляющими входами первого коммутатора, второго коммутатора и пирамидального умножителя, введен блок экстраполяции, причем выход блока экстраполяции соединен со вторым входом второго коммутатора, выход регистра результата соединен со входом экстраполяции.

Кроме того, блок экстраполяции содержит буферных регистров и и -входовой сумми рующий узел, причем выход каждого буферного регистра соединен со входом следующего буферного регистра и с одним из входов суммирующего узла, вход первого буферного регистра является входом блока экстраполяции, а выход суммирующего узла является выходом блока экстраполяции.

На фиг. 1 изображена функциональная схема устройства для деления; на фиг. 2 — схема блока экстраполяции.

Устройство содержит коммутатор 1, регистр

2 множимого, пирамидальный умножитель 3, регистр 4 результата, коммутатор 5, регистр 6 множителя, блок 7 управления, схему 8 сравнения, блок 9 -э1сстраполяции, входные шины

10 и 11 делимого и делителя, выходную шину

12. Блок 9 экстраполяции содержит буферные регистры 13 и многовходовой суммирующий узел 14.

В устройстве реализуется итеративный метод деления, основанный на предварительном вычислении обратной величины делителя и последующем умножении ее на делимое, Обратная величина определяется по итерационной формуле

С = 3С вЂ”.эС +С Ь)

33 3 4 52 5 3

5 78 для следующего шага вычислений. В регистр 2 через коммутатор 1 записывается делимое cL со входа устройства. Далее на умножителе 3 перемножаются числа, записанные в регистрах 2 и 6, результат записывается в регистр 4, откуда поступает на выход устройства.

На следующем шаге вычислений описанная последовательность действий повторяется.

Введение блока экстраполяции и схемы сравнения сокращает число итерации при выполнении операции деления до одной-двух, благодаря чему быстродействие предлагаемого устройства по сравнению с известным возрастает в среднем в 2 — 3 раза.

Формула изобретения

1. Устройство для деления, содержащее регистры,множимого и множителя, коммутаторы, пирамидальный умножитель, регистр результата, блок управления, схему сравнения, причем первый и второй входы первого коммутатора соединены соответственно с входными шинами делимого и делителя устройства, выход первого коммутатора соединен с входом регистра множимого, выход регистра множимого соединен с первым входом пирамидального умножителя, второй вход пирамидального умножителя соединен с выходом регистра множителя, выход пирамидального умножителя соединен со входом регистра результата, выход регистра результата соединен с первым входом второго

1813 ( коммутатора, с третьим входом первого коммутатора и с выходной шиной устройства, выход второго коммутатора соединен со входом регистра множителя, входы схемы сравнения соединены с выходами регистра множителя и регистра результата, а выход схемы сравнения— со входом блока управления, выход блока управления соединен с управляющими . входами первого коммутатора, второго коммутатора и

)Q пирамидального умножителя, о т л и ч а ющ е е с я тем, что, с целью увеличения быстродействия, в устройство введен блок экстраполяции, причем выход блока экстраполяции соединен со вторым входом второго комму д татора, выход регистра результата соединен со входом блока экстраполяции.

2.Устройствопоп.1, отличающее с я тем, что блок экстраполяции содержит буферных регистров и и -входовой суммирующий узел, причем выход каждого буферного регистра соединен со входом следующего буферного регистра и с одним иэ входов суммирующего узла, вход первого буферного регистра является входом блока экстраполяции, а выход суммирующего узла является выходом блока экстраполяции.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР N 589611, кл. G 06 F 7/39, 1974.

2, Авторское свидетельство СССР N 602944, . кл. G 06 9 7/52, 1975 (прототип).