Устройство для округления частичныхпроизведений b процессе умножения

ОП ИСАНИ Е

ИЗОБРЕТЕ Н ИЯ »i 794636

Севе Советских

Свиивдистичесиих

Рвсаублии

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 22.0).79 (21) 2745086/) 8-24 с присоединением заявки ¹â€” (23) Приоритет— (51) М. Кл.

О 06 F 7/52

Я вудврстввииьй KoNNlt7

СССР вв делам иаебретеиий и открытий (43) Опубликовано 07.01.81. Бюллетень № 1 (53) УДК 681.3 (088.8) (45) Дата опубликования описания 13.03.81 (72) Авторы изобретения

lO. А. Попов, В. А.. Ильин и С. И. Скворцов

Московский ордена Трудового Красного Знамени инженерно-физический институт (71) Заявитель (54) УСТРОЙСТВО ДДЯ ОКРУГЛ ЕНИЯ

ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ В ПРОЦЕССЕ

УМНОЖЕНИЯ

Изобретение относится к области вычислительной техники и может быть использовано в арифметико-логических устройствах ЦВМ с фиксированной запятой.

Известны арифметико-логические устройства 111, осуществляющие округление частичных произведений в процессе умножения путем отбрасывания разрядов, выходящих за пределы разрядной сетки. Недостатком таких устройств является низкая точность, обусловленная накоплением погрешности в процессе умножения.

Известны также арифметико-логические устройства, содержащие специальные устройства для округления частичных произведений, которые производят анализ разряда, выходящего за пределы разрядной сетки.

Наиболее близким к изобретению является устройство I2), содержащее (n+ 1)разрядный сумматор и шину подачи единицы в младший (и+1)-й разряд сумматора.

Недостатком устройства является низкая точность при вычислении рекурсивных соотношений вида х = а х; i, = 1, т, где а=0,1,,....,.. (— либо нуль, либо единица) и х, на некотором шаге принимает значение

0,00...01. Тогда при последующих вычислениях накапливается погрешность, причем при достаточно большом числе указанных вычислений величина ее по сравнению с удвоенной разрядной сеткой достигает (2„/100) % (п — длина исходного слова) .

Цель изобретения — повышение точности при вычислении рекурсивных соотношсний указанного вида.

Поставленная цель достигается тем, что

10 предложенное устройство содержит п-входовой элемент ИЛИ вЂ” НЕ триггер. Входы элемента ИЛИ вЂ” НЕ подключены к выходам и старших разрядов сумматора, а выход — к установочному R-входу RC-триг1,; гера, 5 — вход которого соединен с управляющей шиной устройства, прямой выход RS-триггера соединен с шиной подачи единицы в младший (п+1)-й разряд сумматора а.

На фиг. 1 и 2 приведена структура устройства округления.

Устройство содержит (п+1)-разрядный сумматор 1, шину подачи единицы в младший (и+ 1) -й разряд сумматора 2, п-входовой элемент ИЛИ вЂ” HE 3, RS-триггер 4 и управляющую шину устройства 5. Выходы п разрядов сумматора 1 соединены с входами и-входового элемента ИЛИ-НЕ 3, зо выход элемента ИЛИ вЂ” НŠ— с установоч794636

Устройство с удвоенной разрядной сеткой

П редложенЪстроиствопрототип

¹ выполнения вычислений

О.OI I I I

0.010010

0.001011

0.000110

0.000011

0.00000!

0,100

0,0!1

0.010

0.001

0.000

0.000

О,!00

0,011

0.010

0.001

0.001

0.001

3

Фиг. I

Составитель В. Кайданоа

Редактор Л. Утехина- Техред А. Камышникова

Корректоры А. Галахова н О. Силуянова

Изд. № 138 Тираж 760

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035; Москва, )К-35, Раушская наб., д. 4/5 Заказ 863

Подписное

Загорская типография Упрполиграфнздата Мособлнсполкома

3 ным R-входом RS-триггера 4. Управляющаяяющая шина 5 соединена с устапово IHblì

S-входом RS-триггера, прямой выход ко-орого соединен с шиной 2.

Работает устройство следующим обра;ом.

Перед началом выполнения умножения по шине 5 подается сигнал, и RS-триггер

4 устанавливается в единичное состояние, обеспечивая подачу единицы в младший (n+1)-й разряд сумматора 1. Если в процессе выполнения умножения во всех и разрядах сумматора 1 появятся нули, на выходе элемента ИЛИ вЂ” НЕ появится сигнал, устанавливающий RS-триггер 4 в нулевое состояние. Тем самым блокируется подача единицы в младший (и+1)-й разряд сумматора 1.

Рассмотрим пример. Пусть х = 0.110; а = 0.101; m = 6.

Тогда при вычислениях получаем следующие значения

Погрешность прототипа по сравнению с удвоенной разрядной сеткой в данном слу;ас почти в 2 раза больше погрешности предложенного устройства.

Таким образом, незначительное усложнение устройства, (введение и-входного элемента ИЛИ вЂ” НЕ 3, Ю-триггера 4 и шипы 5) позволяет повысить точность выполкения операции умножения.

Формула изобретения

Устройство для округления частичных произведений в процессе умножения, со15 держащее (а+1)-разрядный сумматор, шину подачи единицы в младший (и+1)-й разряд сумматора, отличающееся тем, что, с целью повышения точности при вычислении рекурсивных соотношений определенного вида, устройство содержит и-входовой элемент ИЛИ вЂ” НЕ, RS-триггер, причем входы элемента ИЛИ вЂ” HF подключены к выходам и старших разрядов сумматора, а выход — к установочному R-входу

RS-триггера, S-вход которого соединен с управляющей шиной устройства, прямой выход RS-триггера соединен с шиной подачи единицы в младший (n+1)-й разряд сумматора.

30 Источники информации, принятые во внимание при экспертизе

1. Каган Б. М. и Каневский М. И. Цифровые вычислительные ма!нины и системы.

N., «Энергия», 1973, с. 332.

35 2. Там же, с 333 (прототип).