Делитель частоты на четыре, пять

Союз Советские

Социвлистмческик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii) 744996 (61) Дополнительное к ввт. свид-ву (22) Заявлено 22.11.76 (21) 2421729/18-21 (5 l ) M. Кл.

Н 03 К 23/02 с присоединением заявки .% теоудерстееилый комитет

СССР (23) Приоритет до делам изобретеиий и открытий

Опубликовано, 30.06.80. Б1оллетень № 24

Дата опубликования описания 02.07.80 (5З ) УЛ К 6 21.374. . 44(088.8) (72) Авторы изобретения

В. А. Грехнев и В. A. Шлыков (73) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ НА ЧЕТЫРЕ

ПЯТЬ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, где необходимо деление последовательности импульсов .на ,четыре, пять.

Известны делители частоты, выполненные на логических элементах, которые делят последовательность импульсов на четыре, пять И3 53.

Первое из известных устройств содер1О жит разряды, каждый из которых вьптолнен на триггере намял и, коммутационном триггере и элементе И-HE (1), Однако оно имеет большое количество оборудования и обладает низкой надежнос15 тыо.

Второе из известных устройств выбираетси в качестве прототипа, Оно содержит четыре разряда, каждый из которых состоит из триггера памяти, коммутационного триггера и схемы И-НЕ, причем в каждом из первых трех разрядов единичный выход триггера памяти соединен с единичным отходом коммутационного триггера, нуле2 вой выход которого связан с единичным входом триггера памяти данного разряда, с нулевыми входами триггеров памяти и коммутационных триггеров всех предыдуших разрядов и со входом схемы И-НЕ предыдущего разряда, единичный выход коммутационного триггера первого разряда соединен со анодом схемы И-НЕ этого разряда, выход которой соединен с обоими входами коммутационного триггера второго разряда, а единичный выход коммутацион.ного триггера второго разряда - со входом схемы И-HE этого разряда, выход которой подключен к обоим входам коммутационного триггера третьего разряда и — вход схемы И-НЕ четвертого разряда, выход схемы И-HE четвертого разряда соединен с единичным входом триггера памяти этого разряда, нулевой вход которого связан с единичным выходом коммутационного триггера четвертого разряда, а шина тактируюшего сигнала — c нулевыми входами коммутационных триггеров первых Tpåx разрядов, со входом схемы И-НЕ и с едис ничным BxolroM коммутационного триггера четвертого разряда.

Однако известное устройство выполнено на большом количестве оборудования, поскольку в четвертом разряде содержит дополнительный элемент И-НЕ, кроме тсго, для организации деления частоты на

4, 5 требуется еще минимум четыре элемента И-НЕ с большим числом межразрядных связей. Это существенно снижает общую надежность устройства.

11елью изобретения является повышение надежности работы устройства.

Это достигается тем, что в делителе частоты на четыре, пять, содержащем выходной элемент И-HE и четыре разряда, каждый из которых состоит из коммутационного триггера, триггера памяти, выполненных на перекрестно соединенных эле=ментах И-НЕ, и элемент И-НЕ, причем в каждом из первых трех разрядов единичный выход триггера памяти соединен с единичным входом коммутационного триггера, нулевой выход которого связан с единичным входом триггера памяти данного разряда, с нулевым входом, триггера памяти и с нулевым входом коммутационного триггег:=" предыдущего разряда, единичный выход коммутационного триггера первого разряда соединен со входом элемента И-HE этого разряда, Bb}xoR которого подклк}чен к нулевому и единичному входам коммутационного триггера второго разряда, еди= ничный выход коммутационного триггера второго разряда — со входом элемента

И-НЕ этого разряда, выход которого под-ключен к нулевому и единичному входам коммутационного триггера третьего разряда и ко входу элемента -HE четв::,}то= го разряда, выход которого соединен с единичным входом триггера памяти этого разряда, нулевой вход которого связан с единичным выходом коммутационного триг==. гера четвертого разряда, а шина тактирую= щего сигнала соединена с нулевыми вхо-дами коммутационных триггеров первых трех разрядов, со входом элемента И-НЕ и с единичным входом коммутациоьного триггера четвертого разряда, входы эле= мента И-HE третьего разряда соединены с выходами элемента И-HE и единичным выходом триггера памяти четвертого раз.—

psAa, а выход - со входом выходного элс— мента И-НЕ, с нулевыми входами тригге= ров памяти трех первых разрядов и с нрлевым входом коммутационного триггера четвертого разряда, единичный выход которого подключен к нулевому входу комS

15 о

25 ЛД

8. (}

so

5 мутационного триггера первого разряда, нулевой выход коммутационного триггера третьего разряда соединен со входом элемента И-НЕ четвертого разряда, со ахо=дом выходного элемента И-НЕ и с нулевыми входами триггера памяти и коммутационного триггера первого разряда, а единичный выход триггера памяти третьего разряда подключен ко входу элемента

И-HE четвертого разряда.

На чертеже представлена структурная электрическая схема делителя частоты на четыре, пять.

Устройство содержит шину 1 тактовых импульсов, элементы И-HE 2 и 3, 4 и 5, 6 и 7, 8 и 9, образующие коммутационные триггеры первогс четвертого разрядов, элементы И-НЕ,10, 11, 12, 13 этих разрядов, элементы И-HE 14 и 15, 16 и 17, 3.8 и 19, 20 и 23., образующие триггеры памяти этих разрядов, выходной элемент

И-HE 22, выходную шину 23.

Устройство работает следующим образом.

В исходном положении триггеры памяти всех разрядов находятся в нулевом состоянии, а тактирующий сигнал, поступающий по шине 3, отсутствует (равен логическому нулю), в этом случае на выходах элементов И-HE 9в 11р 10, 20, 3 8, 16, 3 4 и на шине 23 — логический нуль., на выходах остальных элементов И -HE — логическая единица. С приходом первого тактирующего импульса открывается элемент

И -HE 3, на его выходе появляется сигнал, равнь}й логическому нулю„который устанавливает:риггер памяти разряда в единичное состояние, После окончания действия тактирующего импульса на выходе элемен1а И-HE 1 2 появляется сигнал, равнь}й логическому нулю, а на выходе элемента

И-НЕ 10 - сигнал, равный логической единице. Поэтому с пр}обводом второго тактирующего импульса открывается элемент !

>-HE 5. Сигнал, равный логическому ну лю, с выхода этого элемента устанавливает триггер памяти второго разряда в единичное состояние, а триггер памяти перво= го разряда -- в нулевое. Наличие связей с выхода элемента И-НЕ 5 на входы элементов И-НЕ 4, 3.0, 3 препятствует появлению на выходах этих элементов ло гического нуля в момент действия тактирук}щего сигнала, когда триггеры памяти изменяют свое состояние.

С приходом третьего тактирующего им= пульса логический нуль снова появляется на выходе элемента И-HE 3, устанавливая ся в исходное положение. Наличие связи с выхода элемента И-HE 8 на аход элемента И-НЕ 3 препятствует открыванию этого элемента в момент действия девя-.ого тактирующего импульса.

Таким образом, на 9 входных импульсов устройство выдает два выходных, т.е. происходит деление частоты на 4, 5, при» чем выходные сигналы формируются через равные интервалы времени.

Формула изобретения ре разряда, каждый из которых состоит из коммутационного триггера, триггера паненных элементах И-НЕ, и элемент И-НЕ, причем в каждом из первых трех разрядов единичный выход триггера памяти соединен с единичным входом коммутационного триггера, нулевой выход которого соединен с единичным входом триггера памяти данного разряда, с нулевым входом триггера памяти и с нулевым входом коммутационного триггера предыдущего разряда, единичный выход коммутационного триггера первозо ключен к нулевому и единичному входам коммутационного триггера второго разряда, единичный выход коммутационного триггера второго разряда соединен со входом алемента -HE этого разряда, выход котс рого подключен к нулевому и единичноМу входам коммутационного триггера третьего разряда и ко входу элемента И-НЕ чет»

50 четвертого разряда, а выход — co входом выходного элемента И-НЕ, с нулевыми входами триггеров памяти трех первых

5 7.44с396 6 триггер памяти первого разряда в единичное состояние. После окончания действия тактирующего импульса на выходе элемента И-НЕ появляется сигнал, равный логической единице, следовательно, на выходе элемента И-HE 4 будет сигнал, равный логическому нулю, а на выходе элемента

И-HE 4 — сигнал, равный логической единице. Поэтому с приходом четвертого так. тирующего импульса сигнал, равный логи- 1о ческому нулю, появляется на выходе але»мента И-НЕ 7, который устанавливают триггеры памяти первого и второго разрядов в нулевое состояние и который через выходной алемент И-НЕ 22 поступает в Делитель частоты на четыре, пять, совыходную шину 23.. Наличие связей с вы- держащий выходной алемент И-НЕ и четыхода элемента И-НЕ 7 на входы элементов И-HE 13, 16, 11, 5,3 опять препятствует неправильной работе устройства. мяти, выполненных на перекрестно соедиС приходом пятого тактирующего импуль- уо са снова открывается только алемент

-HE 13, устанавливается триггер памяти первого разряда в единичное состояние.

Элементы И-НЕ 8, 13, 7, 5 не открываются, поскольку на выходах элементов 2s

И-НЕ 9, 11, 10 — логический нуль. Аналогично с приходом шестого тактирующего импульса логический нуль появляется на выходе элемента -HE 5, устанавливая триггер памяти второго разряда в единич- го разряда соединен со входом элемента ное состояние, а триггер памяти первого -HE этого разряда, выход которого подразряда - в нулевое. С приходом седьмого тактирующего импульса триггер памяти первого разряда снова переводится в единичное состояние. После окончания дейст- 35 вия седьмого тактирующего импульса на выходе элемента И-HE 11 появляется сигнал, равный логической единице, а на выходе элемента -HE 6 — сигнал, равный логическому нулю. Поэтому с приходом вертого разряда, выход которого соединеН восьмого тактирующего импульса логичес - с единичным входом триггера памяти этого кий нуль появляется на выходе алемента разряда, нулевой вход которого соединен

И-НЕ 13, устанавливая триггер памяти с единичным выходом коммутационного четвертого разряда в единичное состояние. триггера четвертого разряда, а шина такПосле окончания действия тактирующе- тирующего сигнала соединена с нулевыми го импульса на выходе элемента И-НЕ 12 входами коммутационных триггеров первых появляется сигнаЛ, равный логическсм у трех разрядов, со входом элемента И-НЕ нулю, который устанавливает триггеры па- и с единичным входом коммутационного мяти первых трех разрядов в нулевое со- триггера четвертого разряда, о т л истояние и который через выходной элемент ч а ю ш и и с я тем, что, с целью поИ-HE 22 поступает в выходную шину 23. вышения надежности работы устройства, С приходом девятого тактирующего импуль- входы элемента И-HE третьего разряда са логический нуль образуется на выходе соединены с выходами элемента И-НЕ элемента И-НЕ 8, переводя Tparrep памя- и единичным выходом триггера памяти ти четвертого разряда в нулевое состоя- ы ние, при атом на выходе элемента И-НЕ

12 снова появляется сигнал, равный логической единице, и устройство возвращает» разрядов и с нулевым входом коммутацион»

7 7 44996 8 ного триггера четвертого разряда, едн- памяти третьего разряда подключен ко щ(оничный выход которого подключен к нуле- ду элемента И-HE четвертого разряда. ному входу коммутационного триггера первого ретирада, нулевой выход коммутацион- Источники информации, ного триггера третьего разряда соединен принятые во внимание прн экспертизе

5 со входом элемента И-НЕ четвертого 1, Авторское свидетельство СССР разрадац со входом выходного элемента % 561299, кл. Н 03 К 23/02, 1978.

ННЕ и с нулевыми входами триггера па- 2. Авторское свидетельство СССР мати и коммутационного триггера первого N 418982, кл. Н 03 K 23/02, 1972 разряда, а единичный выход триггера (прототип } .

Составитель В. Афанасьева

Редактор А. Шмелькин Техред О. Легеза Корректор B. сутяга

3ezaa 3684/17 Тираж 995 Подписное

UHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-З5, Раушская наб., д. 4/5

Филиал ППП Патент „г. Ужгород, ул. Проектнаа, 4